请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DAC38RF82EVM 您好！
我的客户有一个相关问题。
它们的配置如下。
[问题]
为什么此设置无效 PLL 频率？
我的理解如下。
- 高 VCO 接受该 DAC 频率。
- 在此配置中、DACCLK 的内部 PLL 可生成。
- 串行器/解串器 PLL 可以生成串行器/解串器时钟。
所以为什么…… ？
此致、
Hiroshi Katsunaga
您好！
我的客户有一个相关问题。
它们的配置如下。
[问题]
为什么此设置无效 PLL 频率？
我的理解如下。
所以为什么…… ？
此致、
Hiroshi Katsunaga
