This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12J1600:ADC12J1600至 TSW1400至 HSDC 专业版

Guru**** 2510095 points
Other Parts Discussed in Thread: ADC12J1600, ADC12J4000, LMK04828

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/731953/adc12j1600-adc12j1600-to-tsw1400-to-hsdc-pro

器件型号:ADC12J1600
主题中讨论的其他器件: ADC12J4000LMK04828TSW14J10EVM

Howdy、

我使用 ADC12J1600将线性调频脉冲信号数字化。 我已配置 ADC 并将其连接到 TSW14J10 (通过 FMC 连接器)和 KC705 Xilinx FPGA。 当我启动 HSDC 专业版时、它会正确读取 TSW。 但是、在 ADC 的下拉列表中、我看不到 ADC12J1600的选项。

问题1. 如何添加它? 我尝试从 ADC12J1600EVM GUI 导出设置并将其复制到那里。 但它是一个寄存器文件、而不 是.ini 文件、因此不起作用。

当我尝试将固件从 HSDC 下载到 FPGA 时、我选择 TSW14J10_KC705.SVF 、但它会弹出一个对话框、不配置 FPGA。  

请指导我继续吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Mahesh
    您使用的是 KC705 FMC 载板还是 ZC706?
    您的帖子是指 KC705、但上图中选择的电路板和固件名称适用于 ZC706。
    ADC12J1600EVM 与您选择的 ADC12J4000_DEC_4文件兼容。
    对于该 ADC、如果您将 ADC 时钟速率设置为1600MHz、则 ADC 输出数据速率将为400MSPS。 如果您将时钟速率设置为1000MHz、则 ADC 输出数据速率将为250MSPS。 您可能需要在 ADC GUI 的 LMK04828设置部分调整 FPGA 的时钟、但其他方面应该可以正常工作。
    我不知道为什么您在加载固件时收到该错误消息。 如果您实际使用的是 KC705硬件、则可能是不匹配造成的。
    请仔细检查详细信息、我将尽力提供帮助。
    此致、
    Jim B
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    我使用的是 TSW14J10转接卡。 FPGA 板是 KC705。 我从此位置选择了固件-> C:\Program Files (x86)\Texas Instruments\High Speed Data Converter Pro\14J10KC705 Details\Firmware

    但不知怎么说、它在弹出窗口中显示为 ZC706。

    我已将 TSW 连接到 FPGA 的 HPC FMC 端口。 这是可以的吗? 此外、我已将 TSW 上的跳线 J2和 J5设置为2-3、以便 JTAG 通过 FMC。 我在两个 JTAG 选项中都有尝试、因此 图片中有 JTAG 功能区。

    这是我的设置图

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    感谢您的快速响应。

    我看到你说什么。 当我插入 USB 并启动 HSDC 专业版时、它仅显示要连接的此器件、即 ZC706。 是否有一些设置需要更改?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Mahesh、

    在 TSW14J10EVM 上、确保跳线设置如下:

    JP2-JP5引脚1-2

    JP6引脚2-3

    在 DIP 开关 SW5上、只应将开关2设置为"ON"(打开)位置。

    确保在 ADC12J1600EVM 上、跳线上有一个标记为"KC705 JTAG"的分流器。 它位于 FMC 连接器附近。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Mahesh
    您是否成功获得 HSDC Pro 以连接到 KC705并下载固件?
    如果没有、您是否有任何其他信息可帮助我们调试问题?
    谢谢、
    Jim B
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Jim、
    感谢您的跟进。 很抱歉我花了一段时间。

    我尝试按您所说的方式进行配置、但仍然显示相同的错误。 我想该板上的 FTD 芯片有一些问题。
    但是、我将 TSW1410板更改为新板、它工作正常。
    我现在尝试从 ADC 读取数据并绘制它。 您是否有配置板载 LMK 的用户指南/指令集、因为 ADC12J1600配置文件未预加载到 HSDC GUI 中?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Mahesh
    ADC12J1600EVM 需要使用该板的 GUI 软件进行配置。 它将在 EVM 上配置 ADC 和时钟器件。
    然后、将使用 HSDC Pro GUI 配置 TSW14J10EVM/KC705并控制数据采集和数据传输/分析。 以下 HSDC Pro 接口配置文件可与该电路板组合使用:
    ADC12J4000_DEC_4
    ADC12J4000_DEC_10
    由于 KC705只有4个 GTX 对、因此可以使用那些需要4个或更少对的 ADC 抽取模式、因此无法支持 DDC 旁路模式。
    请告诉我您希望使用的抽取因子和所需的 ADC 采样率(抽取前)。
    根据这些信息、我将推荐适用于该配置的 ADC12J1600EVM GUI 和 HSDC Pro 设置。
    此致、
    Jim B
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Jim、您好!
    感谢您的解释。 我现在明白了。
    我需要在输出端具有1000Msps 的数据速率。 由于我无法通过在1600Msps 采样率下采样1.6倍、因此我认为我需要在 ADC12J1600中使用1000Msps 采样和旁路模式。 好的、我是不是说 ADC12J4000_DEC_4应该起作用了。
    我们如何确定所需的线对数? 它是 LMFC 中的 L 值吗?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Mahesh

    使用 ADC12J1600EVM 和 KC705 (最多4个 SERDES 通道)时、可用的最高带宽将采用以下配置:

    • ADC 原始采样率= 1600MSPS
    • 4倍抽取模式、DDR=1、P54=1 GUI 中的"选择4倍抽取率;DDR;P54"
    • 4个 SERDES 通道在每通道1600 x 2 x 1.25 = 4000Mbps 时激活
    • 复数输出采样率为1600/4 = 400MS/s
    • 复数采样在该速率= 400MHz 时的原始输出带宽
    • 别名保护带宽= 400MHz x 0.8 = 320MHz (这是由抽取滤波器截止频带造成的)

    您可以使用 HSDC Pro 器件文件 ADC12J4000_DEC_4。

    配置输出采样率= 400m 采样/秒

    可能需要为 Xilinx 捕捉板调整 FPGA 时钟频率。  

    在 ADC12J1600EVM GUI 中、导航到"Low Level View"选项卡。

    要调整的寄存器为:

    块:LMK04828

    寄存器:0x110

    配置电路板后、LMK04828寄存器0x110的默认值将为8。 将 Write Data (写入数据)值更改为4、然后单击 Write Register (写入寄存器)。

    此时、ADC EVM 应输出适当的数据和时钟、以允许 KC705加载固件、初始化和捕获数据。

    此致、

    Jim B

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、您好!

    你太棒了。 我尝试过这种方法、它起作用。 非常感谢。

    我正在尝试了解输出组帧。 在这个针对我所选配置的输出数据图中,不应该是 I0、I1、Q0.... 12位?  帧为16位、因为它具有2个八位位组、表示 I0 = 16位。 还是未 显示控制/尾位?

    此数据速率是否为1600/4 * 2 * 5/4 = 1Gsps? 还是仅400Msps? 这是否意味着输出时钟为400MHz?  

    我可以将输入信号设置为以~500kHz 的频率重复、并且每次重复需要1000个样本=> 500Msps 数据速率。 400Msps 是我可以从这个设置中获得的最高值吗?

    谢谢、

    Mahesh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Mahesh
    ADC 输出由 DDC 混频器和抽取滤波器处理后、输出变为复数15b + 15b。 然后添加一个额外的 lsb 来提供超范围监控信息、因此接口中产生的输出数据为16b + 16b。
    这些复杂输出样本的速率为1600/4 = 400MSPS。 由于这些是 I/Q 对复数样本、因此原始带宽等于采样率、因此为400MHz。 抽取滤波器需要一些截止转换带宽、因此对于该配置、实际可用带宽约为320MHz。
    由于只有4个高速串行通道可用、这是使用 KC705采集板可实现的最佳效果。
    如果您有类似 Xilinx VC707的器件、那么您可以使用8个通道并在 DDC 旁路模式下以1600MSPS 的速率运行 ADC。 这将提供800MHz 的奈奎斯特带宽。
    我希望这对您有所帮助。
    此致、
    Jim B
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    (
    **在此处张贴您的答案以保证连续性**

    吉姆:


    您好、Mahesh
    ADC 输出由 DDC 混频器和抽取滤波器处理后、输出变为复数15b + 15b。 然后添加一个额外的 lsb 来提供超范围监控信息、因此接口中产生的输出数据为16b + 16b。
    这些复杂输出样本的速率为1600/4 = 400MSPS。 由于这些是 I/Q 对复数样本、因此原始带宽等于采样率、因此为400MHz。 抽取滤波器需要一些截止转换带宽、因此对于该配置、实际可用带宽约为320MHz。
    由于只有4个高速串行通道可用、这是使用 KC705采集板可实现的最佳效果。
    如果您有类似 Xilinx VC707的器件、那么您可以使用8个通道并在 DDC 旁路模式下以1600MSPS 的速率运行 ADC。 这将提供800MHz 的奈奎斯特带宽。
    我希望这对您有所帮助。
    此致、
    Jim B

    ********

    您好、Jim、

    感谢您的解释。 我现在明白了。 不使用 I & Q 会给我们提供2倍的带宽吗? 还是400Msps 是 I & Q 的组合 BW? 那么、根据帧图、每个通道是否以1.6Gsps 的速率运行? 即每通道400m/4 =100m、16b x 100m = 1.6GHz
    那么、每个通道的采样时钟速率需要是1.6GHz?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Mahesh
    列出的带宽用于 I 和 Q 样本的组合。
    在4倍抽取率、DDR、P54模式下、每个通道中的串行比特率为1600 * 2 * 5/4 = 4000Mbps。
    每个16b 采样使用8b10b 编码进行编码、因此每个采样有20位。
    因此、每个通道中有4000/20 = 200兆样本/秒。
    这样 I 的采样率为400 Msamples/sec、Q 的采样率为400 Msamples/s
    此致、
    Jim B