This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE5401-Q1:在2个器件上使用一个 SPI 接口时、SDOUT 上的电压电平问题

Guru**** 670150 points
Other Parts Discussed in Thread: SN74LVC2G125
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/714806/afe5401-q1-voltage-level-problem-on-sdout-when-using-one-spi-interface-for-2-devices

器件型号:AFE5401-Q1
主题中讨论的其他器件:SN74LVC2G125

您好!

我使用一个 SPI 接口与2个 AFE5401进行通信。 两者都有自己的芯片选择、但时钟、MISO、MOSI 是共享的。

我可以看到数据以正确的电压电平写入芯片。

当从一个器件读取数据而未选择另一个器件时(SEN 为高电平)、看起来第二个器件仍然驱动 SDOUT 信号。

我在 SDOUT 线路中有两个电阻器(相同值330Ohm)、并将两个信号连接到处理器侧(在本例中为 TI TDA2P)。 电压电平不是3.3V、而是1.6V、我认为另一个 SDOUT 处于低电平、电压由2个电阻分压。 我移除了一个电阻器来断开第二个 SDOUT、并且电平正常。

我在数据表中找不到、当 CS (=SEN)为高电平时、SDOUT 将变为高阻抗。

我还可以看到、在读取一个字后、无论最后一位是多少、SDOUT 的电平都保持在高电平或低电平。

此致、

Michael。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Michael、

    来自多个 AFE5401s 的 SDOUT 线路不能短接、因为 AFE5401保持 SDOUT 引脚上发送的 LSB 位。
    换句话说、当 SEN 为高电平时、SDOUT 不会变为高阻态。
    您可以共享 SDA、SCLK 线路、但不能共享 SDOUT 和 SEN 信号。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、

    这就是它看起来的样子。 SDOUT 似乎驱动 LSB 电平。

    遗憾的是、我在数据表中找不到该信息。 或者、您告诉我在哪里可以找到这些信息?

    因此、我认为"修复"的唯一方法是使用具有三态输出的双总线缓冲器闸、如 SN74LVC2G125。

    如果我将两个片选(SEN)用作 SN74LVC2G125的/OE、并且两个 SDOUT 都用作输入、则只有其中一个 Y 输出有效。

    您认为这是一种很好的解决方法吗?

    此致、

    Michael。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Michael、

    您可以使用具有三态输出的双路总线缓冲器、但可以使用 MCU 中的几个 GPIO (具有外部上拉电阻)、而不是使用 SENS 作为/OE。 使用 SENS 时、您可能会遇到两个 SENS 均为低电平的情况、例如对两个 AFE 进行编程。