• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 9 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 76 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS42JB49EVM：SYNC~未置位

admin
Guru**** 670100 points
Other Parts Discussed in Thread: ADS42JB49EVM
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/731353/ads42jb49evm-sync-not-asserted

器件型号：ADS42JB49EVM
主题中讨论的其他器件： ADS42JB49、 TSW14J10EVM

您好！

我连接了 ADS42JB49EVM、TSW14J10和 KC705。 ADC 采样时钟为156.25MHz、线路速率为3.125Gbps、LMF_221。

我将在任何时候仅驱动通道 A 输入。 20x 模式表示每个 ADC 一个通道将处于活动状态。 因此，即使只有一个通道处于活动状态，ADC 也能正常工作？ 如何在20x 模式下禁用未使用的通道并知道其中哪些通道处于活动状态(DA0/DA1和 DB0/DB1用于连接 FPGA 侧 Rx 引脚)。

尽管在 FPGA 端捕获了 sysref、但我无法同步链路。 我已插入配置文件。 e2e.ti.com/.../ADS42JB49_5F00_221.cfgHow我是否继续进行调试。

谢谢、

Yogitha

  • 0
    TI__Guru**** 670100 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，Yogitha
    我已就您的问题通知 ADS42JB49EVM 专家。 您很快就会收到更详细的回复。
    此致、
    Jim B
  • 0
    TI__Guru**** 670100 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Yogitha、

    221的 LMF 设置不是此部件的有效设置。 唯一有效的设置是421和222。当使用 TSW14J10EVM 和 KC705时、请使用附加的 ADC 配置文件。 这将禁用未使用的通道。

    此致、

    Jim

    e2e.ti.com/.../ADS42JB49_5F00_EVM_5F00_LMF222_5F00_150M_5F00_KC705.cfg

  • 0
    TI__Guru**** 670100 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    我将把设置更改为222模式。 我想将 ADC 配置为156.25 MSPS 和3.125Gbps 线路速率。 您共享的配置文件为150 MSPS。 您能否共享156.25 MSPS 和 LMF_222的配置文件。

    在 FPGA 方面、我需要知道将 Rx 通道连接到 ADC EVM 的位置。 您是不是说我可以连接到四个通道中的任何一个、其余两个通道将自动禁用

    谢谢、

    Yogitha

  • 0
    TI__Guru**** 670100 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../ADS42JB49_5F00_LMF_5F00_222_5F00_KC705.ppte2e.ti.com/.../ADS42JB49_5F00_EVM_5F00_LMF222_5F00_156p25M_5F00_KC705.cfgYogitha、

    在 FPGA 中、您将使用焊球 E4/E3作为通道0、它连接到 FMC 引脚 C6/C7、而使用焊球 B6/B5作为通道1、它连接到 FMC 引脚 A6/A7。 这是 ADC (DA0和 DB0)输出所使用的两个通道、该输出映射到 FMC 引脚 C6/C7和 A6/A7。 将自动禁用未使用的通道。

    我使用现有配置文件在我们的硬件上运行此设置。 随附此过程。 然后、我保存了新的配置文件、并附加了该文件。

    此致、

    Jim

  • 0
    TI__Guru**** 670100 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    感谢你的帮助。 我能够建立链路。  

    接收到 K 个字符后、SYNC 将取消置位。 但我看到同步不稳定并且正在切换。 FPGA 中 JESD RX 的内部调试寄存  器显示接收到意外的 K 字符错误设置。 在这种情况下、JESD RX 不输出任何数据。
    我尝试在两侧禁用 ILA、SYNC 仍在切换、但我从 JESD RX 中获取一些数据。 可能导致这种情况的原因。

    谢谢、

    Yogitha

  • 0
    TI__Guru**** 670100 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Yogitha、

    这可能是由几个因素造成的。 您的"K"值在 ADC 和 FPGA 中是否相同？ K x F 是否符合标准？ 您的 SYSREF 频率是多少？ 如果您的 FPGA 使用参考时钟和内核时钟、其中一个可能会设置为错误的频率。 您可以忽略 FPGA 代码中的 ILA 错误吗？ 这些错误将导致同步切换。 如果是这种情况、您可以在链接稳定后稍后进行调试。

    此致、

    Jim

  • 0
    TI__Guru**** 670100 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    我已将 K 值设置为32。 您共享的配置文件将 sysref 分频器设置为480。 我是否需要将 sysref freq 设置为多个 LMFC 周期、即使它被配置为 sysref 脉冲。 我应该将 sysref 用作连续时钟还是脉冲？

    对于3.125GHz 的线路速率、参考时钟和内核时钟配置为312.5MHz。

    -Yogitha  

  • 0
    TI__Guru**** 670100 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    我在更改内核时钟频率后获得了稳定的同步

    TSW14J10 EVM 用户指南中提到、对于1G 至3.2G 之间的线路速率、FPGA 的内核时钟和参考时钟需要为通道速率/10、对于3.125Gbps 通道速率、该时钟为312.5MHz。 使用此设置、我可以进行同步切换。  

    将内核时钟频率更改为通道速率/40 (78.125MHz)后、链路保持稳定。

    您能解释一下让 SYREF 连续或作为脉冲的注意事项。

    谢谢、

    Yogitha

  • 0
    TI__Guru**** 670100 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Yogitha、

    SYSREF 可以是连续的、脉冲的、也可以是在建立链路后关闭的。   大多数客户会将其关闭、因为此输入会增加数据的噪声。 如果您确实禁用了 SYSREF、请确保它不是悬空的、因为它可能会导致出现假脉冲、这可能会导致链路断开。  如果由于某种原因链路发生故障、您必须重新打开或脉冲、以重新建立链路。  

    此致、

    Jim