• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 1 订户
  • 视图 182 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1262：内部电阻器容差

admin
Guru**** 2392665 points
Other Parts Discussed in Thread: ADS1262

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/727648/ads1262-internal-resistors-tolerance

器件型号：ADS1262

尊敬的团队：

您能就下面的客户问题提供建议吗？

我们使用的是 ADS1262、我们想知道 将抗混叠滤波器组合在一起的内部280欧姆电阻的容差是多少。

温度变化是多少？

此致、

NIR

  • 0
    TI__Guru**** 2392665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    NIR、您好！

    遗憾的是、我没有关于 PGA 和 Δ-Σ 调制器输入之间的内部串联电阻的任何信息。 测量该电阻器的方法并不好、很可能这不是真正的电阻器、而是数据表图71中所示的开关导通电阻。 此信息可能有用的原因是什么？

    对于抗混叠、为了获得最高效率、我建议在 PGA 输入之前放置一个外部 RC 滤波器。 此外、如果这是一个问题、可以将 CAPP 和 CAPN 电容增加到10nF 以提供额外的噪声滤波。 我在 E2E 上看到了一些积极的反馈、即这种变化导致噪声性能略有降低。

    此致、
    Chris
  • 0
    TI__Guru**** 2392665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Chris

    我们需要知道电阻的容差以进行误差计算。

    我们有3个采样轴、并希望知道抗混叠滤波器导致的相位误差是多少。 我们有一个4.7nf 1%的电容器。

     您是否对3 AD 之间的电阻器变化有任何 estamation。

    此致，  

    Shayke

  • 0
    TI__Guru**** 2392665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Shaike、

    我没有任何有关电阻器容差的数据需要了解、但如果我不得不猜测、我会说它可能在20-50%的范围内。

    注意：我不确定了解容差是否有用... 信号路径中将至少有一个、如果不是两个、较大的滤波器会有较大的相位延迟、这使得 CAPx RC 滤波器的相位延迟影响微不足道...

    1) 1) ADC 的 SINC 数字滤波器的带宽比内部 RC 滤波器低得多、因此 RC 滤波器产生的任何相位延迟都可能不会对数字滤波器之后的 ADC 转换结果产生影响。

    2) 2)内部 RC 滤波器不用于替代可能具有较低截止频率的外部 RC 滤波。 如果这个外部 RC 滤波器的相位延迟更大、这个外部滤波器的耐受值对于 VINx 和 CAPx 之间的总体相位延迟将更加重要。

    如果您想查看模拟输入(VINx)和 PGA 输出(CAPx)之间存在多大的相位延迟、则可以对 ADC 输入应用正弦波并测量 PGA 输出(在引脚 CAPP 和 CAP 上)的延迟。 如果您使用外部抗混叠滤波器、那么您的外部组件容差将控制整体相位延迟。

    此致、
    Chris
  • 0
    TI__Guru**** 2392665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hן Chris

    感谢您的详细回答。

    我知道 您提到的组件的相位延迟。

    我的问题是 三个采样通道之间的相位延迟变化。

     数字滤波器的相位延迟对于 3个通道是相同的(使用相同的时钟)- 所以对我来说这不是问题。

    对于输入滤波器，我可以控制组件的精确性，从而控制  3个通道之间相位延迟的变化。

    280电阻容差是我无法控制的、我必须计算  相位延迟变化。

    您是否有任何想法、在同一批次中、广告的哪些内容是令人感到意外的？

    此致、

    Shayke

  • 0
    TI__Guru**** 2392665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Shaike、

    ADS1262的运行数据速率是多少？输入信号的频率是多少？

    我知道您除了在 ADC 内部控制相位延迟之外的任何地方都可以控制相位延迟； 但是、由于这是一个数据速率相对较慢的过采样 Δ-Σ ADC、因此与数字滤波器(加上输入端的任何外部抗混叠滤波器)相比、我认为内部相位延迟可能微不足道。 数字输出将表示时间平均输入信号；因此、需要很长的相位延迟才能对 ADC 的转换结果产生任何影响。

    如果您必须知道它们额外的相位延迟或容差、我认为这是您必须测量的结果。 内部相位延迟不仅取决于280欧姆电阻器的容差、还取决于输入电容容容差、输入电阻容差、 和容差、因此测量相位延迟差异的唯一方法是将信号实际应用到输入端并测量 CAPP/N 引脚上的相位延迟。

    此致、
    Chris
  • 0
    TI__Guru**** 2392665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Chris

    很抱歉耽误了我的时间-我在度假。

    感谢您的详细回答。

    采样率将为19200SPS、带宽将约为1kHz。 我们使用增益=1。

    我们需要有关错误获取计算的信息。  我可以更长 地计算 CAPP/N 引脚上的相位延迟差异、但它只给出该样本的结果。  我们需要知道电池的变化。

    您是否对同一批次的电阻(280欧姆)变化有任何估计？

    此致、

    Shayke

  • 0
    TI__Guru**** 2392665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Shaike、

    我已经和一些设计人员讨论过、电阻器的容差可能会约为20%。 我只是没有任何要指向的特征数据来备份该数字。

    此致、
    Chris
  • 0
    TI__Guru**** 2392665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     尊敬的 Chris：

    感谢您的努力。

    我们获取该数字并在 计算中添加一些余量。

    此致、

    Shayke