[参考译文] LM98640CVAL：dll 错误锁定与放大器；串行接口问题

您好、Bradley、

您能否确认已向 CVAL EVM 提供的电源。  您说在 JR4上施加+5V 电压、这让我感到困惑、因为原理图上标有-5V 电压。 您是指 JR1？  U3和 U4如何通电？  您是否通过在器件引脚上进行探测来确认所有有源器件的电源是否正确？

谢谢

Christian

您好、Bradley、
感谢您的反馈。

数据表将最小 SCLK 频率列出为1MHz、因为这是器件测试和认证的方式。 我们发现、该器件在较低的 SCLK 频率下可以正常工作、但没有将其变为字符。
在器件的测试中、我们使用 TI WaveVision5与 LM98640进行通信。 WV5板的 SCLK 频率为41kHz。 在该设置中、INCLK 上的信号不需要与 LM98640 SPI 进行通信。 在较高的 SCLK 频率下可能会发生这种情况、需要 INCLK。 我将使用这些详细信息更新该帖子。

有关 False Lock 的声明是在部件正常启动和运行后引用的。 错误锁定和 DLL 重置是针对 DLL 可能由于离子冲击等外部因素而丢失锁定的情况而设计的。 发现在这些情况下、DLL 将自动重新锁定、并且不需要 DLL 重置。

除了 Christian 的评论外：

我同意您很可能会获得良好的 INCLK 信号。 您可以通过在测试点 TP22和 TP23处进行探测来验证它。

LM98640没有上电复位、上电后必须写入所有寄存器。 另请参阅数据表、了解寄存器的写入顺序。 这有时会有所不同、具体取决于您将器件置于何种模式。

@Christian、是的、抱歉。 JR1正确。 我在键入文章时误读了原理图。

在为电路板的其余部分供电之前、我检查了 JP6和 JP7的引脚5上的电压是否正确。 验证后、我连接了两个跳线上的引脚5和6来为电路板的其余部分供电。

U3和 U4应由电路板供电。 我是否有理由认为不是这样？ 在应用 INCLK 时、我确实验证了我在 TP22和 TP23处看到的信号是否正确、因此我认为我可以假设 U3和 U4已正确供电。

@Kirby Ah OK。 也许我会在没有 INCLK 的情况下以较低的速度尝试串行接口、看看会发生什么情况。

我检查了 TP22和 TP23上的 INCLK 信号、一切看起来都正确。 不过、我将再次检查这个。

是的、我将在启动时写入所有寄存器、我知道数据表中的注释、即我应该在寄存器0x09之前写入寄存器0x3D。 您能否在启动时提供有关最佳写入顺序的建议？ 我认为我当前的策略是：

1. 写入寄存器0x25和0x06以确保正确的 INCLK 配置
2. 按照顺序写入所有剩余的寄存器(包括保留的寄存器)、从0x3F 开始、到0x00结束。

我在这里尝试了几种不同的方法、包括：

• 跳过保留寄存器
• 按照其余寄存器的顺序写入寄存器0x25和0x06
• 跳过寄存器0x28、以免干扰 DLL

但我似乎不可避免地会有问题、无论写入顺序如何。

您说我不应该遇到错误锁定、在正常操作中、错误锁定位永远不应置位。 您能建议导致错误锁定的任何其他可能原因吗？ 您是否希望错误锁定会导致串行接口间歇性和不可重现的问题？

感谢您的帮助、

布拉德利

Bradley、
我将向您发送测试图形模式的设置说明。 您可以尝试执行此操作、如果它可以正常工作、则从此处返回进行设置。

Kribby 和 Christian、

很抱歉耽误你的时间；我昨天打算写信给你。

我很确定我已经发现了这个问题。 我发现、我的 FPGA 开发板向 AFE 发送了额外的错误写入命令、超出了基于软件命令的预期。 使用示波器、我之前已确认满足了时序要求、并且数据正确。 但是、在我进行进一步测试之前、我没有捕获到错误的写入命令之一。 我认为这完全解释了我所看到的行为。 我想在对 FPGA 重新编程之前进一步测试 HDL、因此目前还无法确认其全部功能。

在您关闭此主题之前、我有最后一个问题。 写入状态位和保留位时、预期结果是什么？ 例如、如果我要向 False Lock 位写入1、我是否应该在下一个周期从该位读取1？ 还是忽略了对状态位的写入？ 保留位会怎么样？

感谢您的所有帮助。 很抱歉、我的结尾出现了这个问题 我怀疑 HDL 有问题、但示波器告诉我其他问题。 将来、我一定会考虑到它可能缺少一些东西。

布拉德利