• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 207 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS5263：使用单端采样时钟时、ADS5263的 LCLK 和 ADCLK 问题

admin
Guru**** 2513185 points
Other Parts Discussed in Thread: ADS5263

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/725434/ads5263-lclk-and-adclk-issue-of-ads5263-when-single-ended-sample-clock-is-used

器件型号：ADS5263

我的设计，原理图中包含 ADS5263、如下所示：

CLKP 是单端12.5m 3.3V CMOS 时钟。

当我调试电路板时、我发现 ADCLK 和 LCLK 与 CLKP 无关。

ADCLK 和 LCLK 具有与我移除 R45相同的输出、并保持 CLKP 引脚悬空。

ADS5263中的 PLL 似乎未锁定、其运行方式与没有 CLKP 输入类似。

 CLKP 波形：12.5MHz、3.3V CMOS

ADCLKP：大约300Hz 时钟、占空比不稳定

LCKP：大约4kHz、占空比不稳定

  • 0
    TI__Guru**** 2513185 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Sheng、

    欢迎访问 TI E2E 论坛！

    您能否澄清您所连接的 ADCLKP 和 LCKP 波形是否在 CLKP 引脚悬空(移除了 R45)的情况下？
    您还能提供寄存器配置吗？
  • 0
    TI__Guru**** 2513185 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我随 CLKP 引脚连接的波形具有12.5MHz、3.3V CMOS。
    我是说 WEATHER 或 NOT CLKP 引脚悬空、ADCLKP 和 LCKP 的输出是附加的波形。
    我认为 CLKM 分流器未连接到 GND。 CLKM 和 GND 之间应该连接一个电容器以保持 CLKM 偏置。

    这是我的寄存器配置。
    地址数据
    01
    0x380
    0x460x8800
    0x420x8020
  • 0
    TI__Guru**** 2513185 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Sheng、

    你过得怎么样？

    感谢您使用我们的 ADS5263器件。

    请尝试以下方法

    您 自己的电路板原理图上、如下所示？

    谢谢！

    1) 1)请在 CLK1信号(来自电路板)与 CLKP (CLK+)时钟引脚之间串联一个电容器(0.1uF)。

    2) 2)请在  接地信号 (来自电路板)和 CLKM (CLK-)时钟引脚之间串联一个电容器(0.1uF)。

    非常感谢！

    此致、

    陈