This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/684703/adc12dj3200-vih-max-level-of-adc
请指定 ADC12DJ3200的 VIH 最大电平
您好、Ayesha
您专门询问哪个器件引脚？
第6.3节"建议运行条件"中列出了 CMOS 输入的 VIH 和 VIL 电平。
此致、
Jim B
您好、Jim、
在第6.3节中指定了 VIH 最小值、但我们需要 VIH 的最大限制。 是否可以将所有 ADC 控制引脚直接连接到 FPGA 的1.8V CMOS 组或需要缓冲器/电平转换器？
Ayesha
对于 LVCMOS 输入、VIH min 列为0.7V。 任何0.7V 或以上的电压都将被识别为逻辑高电平。
表6.1中列出了可在其中应用的绝对最大电压、即 VA19+0.5V。
对于所有 ADC LVCMOS 输入、我建议使用来自 FPGA 的1.8V 组。
