[参考译文] LM15851：LM15851输入保护

你(们)好、Vic
与 FPGA 逻辑输出串联的100 Ω 电阻应足以在 FPGA 首先上电的情况下限制对 LM15851逻辑输入的过驱。 您可能还需要检查 FPGA 的实际配置时间。 通常、FPGA 输出将为高阻抗或弱上拉或下拉、直到器件配置完毕。 如果在 LM15851上电后进行 FPGA 配置、则无需添加任何串联电阻。
此致、
Jim B

你(们)好、Vic

关于您的最新评论和问题：

"据我了解、当电流注入输入时、保护二极管会正向偏置。 只要电流保持在绝对最大额定值、二极管上产生的电压就不会有害、我不应该关心电压的升高。"

仅将驱动电流限制为+/- 25mA 并不能确保引脚上的电压保持在允许的范围内。 施加到输入引脚上的+/-25mA 很可能会强制电压超出允许的范围。 引脚上的电压取决于 ESD 二极管和其他内部电路的特性。

'同样、当在超过电源的输入上施加电压时、电流将流经二极管。 只要 电压保持在绝对最大额定值内、电流就不会有害。"

将电压限制在允许的范围内还应限制流入或流出输入引脚的电流。 对于具有传统 ESD 二极管连接到电源和/或 GND 的引脚、情况确实如此。

"因此、我应该只关心这两者中的一个：电流或电压。 另一个将自然得到满足。

我的理解是否正确？"

如上所述、这不一定正确。  

我希望这对您有所帮助。

此致、

Jim B

你(们)好、Vic

通常、对于半导体产品、必须始终遵循数据表中的输入电流和输入电压限制。

我们包括输入电压和输入电流限制、因为对于某些具有某些输入结构的器件、电流可能会首先超出、而对于其他器件、电压可能会首先超出。 对于该特定器件的 LVCMOS 输入、遵循电压限制还将最大程度地减小输入电流。 并非所有器件上的所有输入都是如此。

此致、

Jim B

你(们)好、Vic
对于100欧姆值、我进行了简单计算、仅考虑每个引脚允许的最大电流。 假设1.8V FPGA 源极电压驱动到低电压(为便于计算、为0V)、则最大电流为18mA。 由于引脚的 ESD 二极管中的压降、它实际上会更低一些。 100欧姆串联电阻足够低、不应导致逻辑 I/O 功能正常运行、上升/下降时间等问题
但是、由于 ADC 输入引脚也有电压限制、并且这种情况仍可能超过 V (VA19)+0.15V 的正电压限制、我强烈建议在 LM15851上电之前不要配置和启用 FPGA 逻辑输出、 并在 LM15851断电之前禁用。
此致、
Jim B