主题中讨论的其他器件: ADS1298、 ADS1294、 ADS1296
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、Ryan、
感谢您的回复。 我们尝试使用 DSO 进行检查、发现当我们通过软件应用测试信号时、当数据被传输时、DRDY 正在相对于 DOUT 进行切换。 但是、当我们上传上述代码时、我们发现在通过 SPI 传输通道字节期间、DRDY 在之间切换、看起来不同步、即在传输期间未锁存为高电平、在其他情况下未锁存为低电平。 此外、标头字节在每24个字节后不会正确重复出现。 SCLK 与内部时钟同步是否存在问题? 要通过 RDATAC 模式获得所需的采样数、需要进行哪些必要的寄存器配置?
Vaibhav、您好!
在 RDATAC 模式下读取数据时、不允许/DRDY 从高电平转换为低电平。 输出移位寄存器中的数据将立即被新数据覆盖。 请记住、/DRDY 未锁存-在/DRDY 下降沿之后、第一个 SCLK 下降沿将强制/DRDY 清零并返回高电平。
SCLK 和 CLK 不需要同步。 实际上、ADS1299中的 SPI 接口是异步接口。 目的是让您使用 GPIO 监视/DRDY 引脚的状态。 当/DRDY 变为低电平时、MCU 应进入中断服务例程(ISR)以收集数据。 这涉及将/CS 引脚拉低、切换 SCLK 直到接收到所有数据、并再次将/CS 拉高。 ISR 必须在下一次转换准备就绪前完成(即在下一个/DRDY 下降沿之前)。 连续/DRDY 下降沿之间的周期将等于配置的数据速率。
如果无法足够快地读取数据、则必须降低数据速率或增加 SCLK 频率。 或者、RDATA 模式允许您通过在需要读取数据时发送 RDATA SPI 操作码来按需读取最新的转换结果。
此致、