[参考译文] ADS1118：ADS1118通用库代码

您好、Aatif、

ADS1118支持的最大 SCLK 频率为4MHz。
这在数据表中被指定为"最小 SCLK 周期、t_SCLK = 250ns"(请参阅"时序要求"部分)。

此致、

Aatif、


在连续转换模式下从 ADS1118读取多个通道通常需要使用/DRDY 函数来指示转换何时完成。 这可能有点困难、因此、我们通常建议客户使用单次转换模式。

问题在于器件何时编程为数据何时发出。 如果您写入配置寄存器、转换不会立即开始。 转换在转换已经在进行中的完成后开始。

例如、假设数据速率为128SPS (数据周期为7.8ms)。 如果一个转换刚刚开始并且您在之后立即写入配置寄存器、那么您需要等待7.8ms 以完成此转换、然后您需要等待另一个7.8ms 以获得所需的转换。 在这种情况下、最多需要2倍的数据周期来获取新配置的数据(~15.6ms)。 此外、由于内部时钟频率存在一些变化、因此数据速率会有±10%的额外变化。 当然、您需要/DRDY 指示数据已准备就绪、可供输出。

如果过早读取数据、只需读回最后一次转换。

在许多情况下、我们建议使用单次模式来读取器件并设置新的转换。 在这种情况下、您可以写入配置并开始转换、等待适当的时间、然后读回数据。


吴约瑟