对于所有4个通道、输入数据速率均为32MHz。 我看不到如何根据这个数据速率设置 DACCLK。 在所有4个输入通道数据中、输入 DATACLK 为64MHz DDR 时钟。 如果我要设置图形发生器、输入"音调"设置会是什么样的？ 对于我假设的音中心、奈奎斯特限制将为16MHz。
1) 1) TSW1400输出4个音调的设置如何？ (即2个 DATACLK 周期在64MHz 下每个 DDR 输出4个数据通道)
2) 2) HSDR Pro 软件是否仅输出1个通道？ 所有4个通道都具有相同的音调设置？
3) 3)能否使用板载19.2MHz 振荡器生成1x、2x、4x、8x 和16x 内插所需的 DACCLK？
4) 4)如何避免输出波形中由 FIFO 输入 DATACLK 与 FIFO 输出时钟和 DACCLK 引起的"差"频率？
尊敬的 Ron：
关于您的问题：
[引用 user="Ron Breding"]我看不到如何根据此数据速率设置 DACCLK。 [/报价]
DACCLK 取决于您打算使用的最终内插设置。 如果您希望内插2倍、则 DACCLK 为每个基带数据通道32MSPS * 2 = 64MSPS。 如果是4倍、则为128MSPS。
[报价 USER="Ron Breding]1) TSW1400的此设置如何输出4个音调？ (即2个 DATACLK 周期、每个 DDR 在64MHz 时输出4个数据通道) [/引用]
这由 DAC3484EVM 的 FPGA 时钟设置来处理、以生成必要的 FPGA 参考时钟、并由 DAC3484为 DATACLK 设置数据时钟。
2) 2) HSDR Pro 软件是否仅输出1个通道？ 所有4个通道都具有相同的音频设置？[/QUERP]
默认、最易于使用的模式是为2组2个通道生成 I/Q 音调。 通道 A = I、通道 B = Q、通道 C = I 和通道 D = Q。这些通道获得来自 HSDC PRO 的相同音调(或多音调)。 您可以通过 HSDC PRO 内的.csv 文件加载自定义您自己的模式。
[引用 user="Ron Breding"] 3)能否使用板载19.2MHz 振荡器生成1x、2x、4x、8x 和16x 插值所需的 DACCLK？
是的。 默认 DAC3484 GUI 目录中包含有关生成983.04MHz 和1228.8MHz 等时钟的示例。 您可以在时钟论坛上查看 CDCE62005的设置。
[引用 USER="Ron Breding]4)如何避免输出波形中由 FIFO 输入 DATACLK 与 FIFO 输出时钟和 DACCLK 引起的"差"频率？[/引用]
我不知道你的意思是什么。 FIFO 应通过数据表中讨论的各种方法复位一次。 假设所有逻辑正常运行、则不应存在任何拍频。
以下是一些您可以参考的信息、以获得更多信息。
－Kang
