• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 1 订户
  • 视图 189 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12D1600：引脚封装延迟

admin
Guru**** 2385470 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/750560/adc12d1600-pin-package-delay

器件型号：ADC12D1600

您好！

是否有关于 ADC12D1600CIUT 引脚封装延迟的信息？
我想将此信息用于 PCB 布局、以最大限度地减小 LVDS 线路(时钟和数据)之间的偏差。

此致、
HEINO

  • 0
    TI__Guru**** 2385470 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Heino
    我们没有适用于该器件的详细成对计时信息、但数据和 DCLK 对之间的系统偏差非常低。
    我们的标准建议是以匹配的延迟路由所有数据和 DCLK 信号。
    此致、
    Jim B