This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1216:当 POL=0时、两个 DIN & amp;DOUT 都在 SCK 的下一个边沿上计时?? 。 谢谢你

Guru**** 2386620 points
Other Parts Discussed in Thread: ADS1216
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/748536/ads1216-when-pol-0-are-both-din-dout-clocked-on-the-following-edge-of-sck-thank-you

器件型号:ADS1216

我的读数不一致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我指的是时钟的"下降"边沿...
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Fausto、

    是的、当 CPOL=0或 CPOL=1时、ADS1216的 SDI/SDO 应该在第二个时钟边沿上有效(CPHA=1)。 这相当于典型的 SPI 模式1或模式3运行。