This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC900-Q1:使用 DAC900-Q1设计 PCB

Guru**** 675520 points
Other Parts Discussed in Thread: DAC900-Q1, DAC2900, DAC900, DAC900EVM, SN74LV245A
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/747403/dac900-q1-design-a-pcb-with-dac900-q1

器件型号:DAC900-Q1
主题中讨论的其他器件: DAC2900DAC900DAC900EVMSN74LV245A

您好、TI 专家、

我已经根据 EVM 文件的说明设计出具有 DAC2900、125MHz 时钟的 PCB。 现在、我决定转向 DAC900-Q1、165MHz 时钟。  

我的 DAC2900工作正常。 其时钟由 FPGA 的 PLL 馈送、其10个输入由 R-pack 缓冲。

为 DAC900或 DAC900-Q1提供了 EVM 文件。但遗憾 的是、该文件几乎没有提供任何详细的组件使用情况或 PCB 的原理图。  

我想知道、如果我将 DAC2900的原理图设计应用到 DAC900、这是否起作用? 这样的 R-pack 是非常必要的吗? 考虑到我的应用需要高时钟速率、但输入数据变化相对缓慢、变化速率为每100纳秒一次。

此致

亚涛

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yatao 您好、

    请参阅随附的 DAC900EVM 设计文件。 希望这将对您即将进行的设计有所帮助。

    e2e.ti.com/.../DAC900_5F00_DesignPkg.zip

    至于电阻器组、我认为串联电阻与 CMOS 数据一致是一种更安全的方法、但最终是您需要做出的设计选择。

    此致、

    Dan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Dan、您好!
    谢谢!

    顺便说一下、原理图显示在 DSP 输出和 DAC 输入之间使用了两个 SN74LV245A。

    这只是为了放大 DSP 的输出电流吗? 我倾向于使用 FPGA 将输入信号驱动到 DAC900、在这种情况下 SN74LV245是不必要的、对吧?

    此致

    亚涛

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    亚涛

    是的。

    此致、

    Jim