[参考译文] ADS127L11：如何将此 AD 连接到仅使用 I2S SPI 模式的 uC

编辑： 在 CS 引脚保持低电平时、ADS1672正常工作。 连接到 DRDY 引脚的 uC。  ADS127L11仅在 3线制模式下使用 CS 低电平、无法对外部时钟的寄存器进行编程。

您好、Garrick、

这些 ADC 的主要和辅助支持工程师因圣诞节假期而休假、请允许他们延迟响应。 谢谢。

此致、

戴尔  

Keith、

我更喜欢 ADS127L01、因为它具有与 ADS1672类似的串行操作。 但 ADS127L11的库存中都有性能兼容的器件。 当我以前发现库存中有广告时、当我得到广告并进行测试时、该部分的库存在全世界消失了。 当该部件出现在经销商处时、我们抓取了该部件。

我已经设计好了一个 PCB、可以立即订购、添加了一些逻辑、通过对时钟进行计数来创建长 CS 信号、但如果可以、我仍然希望节省芯片。

在我的测试中、CS 引脚在上电后是否为高电平、然后它在4线模式下、直到它再次复位。 对吧？

在数据表中、"在 ADC 上电或复位后、默认输出帧大小为24位。 在3线制 SPI 模式下、输入帧必须与输出帧的大小匹配才能使 SPI 保持同步。"

如果 CS 保持低电平、将使用什么来同步24位帧以向 AD 输入数据？ START 是否设置为高电平、以便 DRDY 引脚(400kHz)向 uC 发出信号何时开始向 AD 发送24位帧？

您好、Garrick、

是的、如果/CS 在加电后变为高电平、则 ADS127L11将进入4线制 SPI 模式并保持该模式、直到再次复位、包括上电复位。

3线制模式的典型配置是将/CS 永久接地。  复位后、ADS127L11使用内部计数器来跟踪帧。  由于复位后的 ADC 帧大小为24b、它将对 ADC 的 SCLK 输入的数量进行计数、并且在第24个 SCLK 之后、它将把这个值视为第一个帧的末尾(当/CS 被拉至高电平时、在4线制模式中的行为是一样的)。  然后、ADC 将对接下来的24个 SCLK 进行计数(复位后总共48个 SCLK)、并将其视为第二个帧、以此类推。

加电后、主机处理器可以发送多个24b 帧来配置内部寄存器、然后监控 DRDY 线以与转换完成对齐。  START 引脚可保持高电平以进行连续转换、如果您要使 I2S 正常工作、我认为这是您所需的模式。  是的、需要将 START 设置为高电平、以便 ADC 生成 DRDY 信号、该信号在默认复位值下为400kHz。

此致、
Keith

您的解释非常清楚。 下一个数据表修订版应包含它。 似乎无法为此配置 UC PIC32MZ SPI 模块。 帧模式可以是64位或32位、而不是24位。 我可以按顺序发送3个字节、但非成帧模式不允许将 SPI 组合设置为主器件、并将 CS 作为从器件输入由 AD DRDY 引脚触发。 因此、我必须在4线制模式下使用 AD 进行配置、然后必须在 AD 运行模式下继续使用4线制进行数据检索。