This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC14X250EVM:JESD204B 的 SYNC 信号

Guru**** 1120820 points
Other Parts Discussed in Thread: ADC14X250EVM, ADC14X250
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/701180/adc14x250evm-sync-signal-for-jesd204b

器件型号:ADC14X250EVM
主题中讨论的其他器件: ADC14X250

您好!

我将使用 ADC14x250EVM 和 TSW14J56EVM 组合来捕获读取和捕获信号、如 SLAU625的图2所示。 我的项目的目标是通过光纤连接传输 ADC (SO+/-引脚)和 SYNCb 信号的输出。 我已经成功地通过光纤发送了串行输出信号、没有任何问题、但是我在使用 SYNCb 时遇到了很多问题。 因此、我对 SYNC 信号有一些问题:

同步信号从接收侧发送、在本例中为 TSW14J56。 您能否解释同步信号工作方式的物理方面-我知道在连接时同步信号以大约14ms 宽度的脉冲进行断言和断言、如图1 (我连接探头并在 HSDC Pro 中按下捕捉按钮以获取同步信号)。 我希望这是从 TSW14J56板到 ADC 的通信、但是、当我断开连接时、我只能看到 FPGA 板发出大约3.5us 宽度的脉冲、如图2所示。

这意味着什么? 创建断言和取消断言的顺序是什么? 哪个芯片会产生置位和置位- ADC 是从 FPGA 接收3.5us 宽脉冲、然后断言 SYNC 信号、还是 FPGA 通过该脉冲断言信号、然后 ADC 在14ms 后断言?  

图1. 原始同步信号

图2. SYNC 信号

 ADC 配置 GUI 允许通过 SPI 控制同步。 如果我切换到控制 SPI 上的 SYNC 并在点击 HSDC 专业版中的"Capture"按钮后快速点击 ADC 配置中的"Deassert"按钮、我可以从 HSDC 专业版成功捕获信号。 但是、这并不实用。 我想知道是否可以使 HSDC 专业版中的捕获按钮自动取消 ADC 配置 GUI 中的同步? 换言之、当按下捕捉按钮但有一定的延迟时、连接这两个软件并使 SYNC 无效。 过去、TI 有人进行过此类集成吗?

感谢您的提前帮助。

Lizon   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    SYNC 由 JESD204B RX 发出。 因此、在您的情况下、FPGA 将控制同步、ADC 将对其做出响应。 SYNC 用于启动 JESD 链路建立、在这种情况下、FPGA 是主器件。 您可以从以下文章/视频中找到有关该序列的更多信息:
    training.ti.com/jesd204b-physical-layer
    www.ti.com/.../slap161.pdf
    当您使用 TSW14J56时、HSDC Pro 会在每次您单击"捕获"时启动链接(通过发出 SYNC)。 不、我们尚未尝试按照您的建议连接 HSDC 专业 GUI 和 ADC GUI。
    此致、
    Satish。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Satish、
    我相信这两个 GUI 都构建在 LabVIEW 上、对吗? 我是否可以使用任何类型的源代码或资源对 GUI 进行这些修改? 是否有关于如何在源代码中进行更改的文档?

    谢谢你
    Lizon
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    同样对于问题1、我已经浏览过您过去多次提到的视频和文章、并再次进行了讨论。 但我仍在努力寻找答案、因此我要重新表述我的问题、可能是这样会澄清:

    根据文档、SYNC 是从 FPGA 到 ADC 的单向信号。 因此、如果我查看 FPGA 引脚上的信号:RX_SYNC_P 和 RX_SYNC_N (或相应的 FMC 引脚)、它应该在按下捕捉按钮时发出链接命令(声明)。 我在 FPGA 侧使用示波器查看这些引脚、我意识到当迹线的另一端未连接到 ADC 或保持开路时、FPGA 没有信号输出、这是为什么会发生的?  
    此外、信号电压的直流失调电压值在连接改变后立即发生变化、这是为什么会发生的?

    在第一个帖子中、我错误地传达了问题、原始帖子中的图2不是在连接打开时、而是当我尝试通过光纤电缆发送 SYNCb 信号时。 当我尝试观察 FPGA 的 SYNC 信号而 ADC 的另一端未连接时、没有信号。 但断开连接会导致信号中的直流偏移值发生变化。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    这两个 GUI 都是在 LV 上构建的、但源代码未给出。 我只能看到要下载的安装程序。
    根据器件数据表中的图53和 SYNC 引脚说明、SYNC 输入在器件内部生成了一个直流偏置。 因此、引脚上的直流电压在是否连接到 ADC 之间会有所不同。 您在两个引脚之间看到多少直流偏移?
    我认为 FPGA 的 SYNC 信号类型是 LVDS、在这种情况下、需要通过端接来实际看到电压变化/摆幅。 这可能是您在保持打开状态时未看到任何同步活动的原因(当前模式驱动程序正在看到打开状态)。
    有一种方法可以在重新配置(链路的)建立后跳过它。 这可以通过 TSW14J56 ini 文件中的附加参数来实现。 这在这里有帮助吗? 您可以首次通过 SPI 启动和建立链路、然后使用 TSW14J56的连续捕获应可用于输出同步。 您必须首先尝试、以确保正确。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    跳过重新配置应该可以解决我的问题、如何尝试?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    在 ini 文件中、将"Skip Reconfig=1 (跳过配置1)"添加到第一部分(包含通道数、通道模式等)。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我找不到 TSW14J56.ini,但我找到了 TSW1400.ini,在这里我添加了跳过配置行,如下所示(尝试了不同的资本化和减资本化组合的前几个字母)。

    然后我尝试使用连续捕获进行测试、无法使其正常工作。 我应该有 TSW14J56.ini 文件吗?

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    如果您使用的是 TSW14J56板、则应使用其 ini、可在此处找到:C:\Program Files (x86)\Texas Instruments\High Speed Data Converter Pro_4p71\14J56revD Details\ADC files
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Satish、

    我找不到 TSW14J56.ini 文件、我在此处查看了您提到的文件、并在此处查看了:C:\Program Files (x86)\Texas Instruments\High Speed Data Converter Pro\14J56 Details\ADC files

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我想我理解您的说法是:

    由于我将 ADC14x250与 TSW14j56配合使用、并且在 HSDC 专业版中、我选择 ADC14X250_LMF_112_LF 作为固件、我应该转到此 ini 文件并添加行、我是不是这样?

    但是、当我这么做时、syncb 与 SPI 完全停止工作。

    Lizon

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您能否创建此 ini 文件的副本、请使用默认文件通过 SPI 建立同步、然后加载副本(使用 skip reconfig)并尝试。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您能详细说明一下、我不能关注。 当我加载副本时、HSDC 专业版中的固件会更新-因此副本再次发生初始化、我无法再建立连接。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    将此行添加到现有的 ini 文件中,并以另一个名称保存。 对于初始同步,请使用未修改的 ini 文件并建立同步。 然后加载修改后的 ini 文件(在 HSDC pro 中)并尝试捕获。 在这种情况下、FPGA 不会下降并重新建立同步。 因此、您应该能够在不发生同步问题的情况下进行捕获。

    该器件的设计符合 JESD204B 子类1标准、其中 SYNC 和 SYSREF 是必需信号。 因此、如果上述解决方法不能解决问题、我建议根据经过验证的设计意图使用它。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    这很有效、谢谢。