This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1256:需要对 DRDY 和 RREG 时序进行澄清

Guru**** 2812305 points

Other Parts Discussed in Thread: ADS1256

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/696956/ads1256-need-clarification-on-drdy-and-rreg-timing

器件型号:ADS1256

您好!

我正在使用 RZ/N1L 开发板对 ADS1256进行原型设计。

我正在连续读取 DRATE (每100毫秒)、并且在大多数情况下我得到正确答案(0xA1 -我对其编程的内容)。

不过、大约在3-5秒内、我得到了一个错误的值、并且我发现当在 RREG 命令和读取应答之间发出 DRDY 中断时、这种情况总是发生的。

ADS1256对读取 DRDY 信号附近的寄存器是否有一些限制(如果有,请将我指向该表),或者它是由 DRDY 线路引起的 MISO SPI 线路噪声?

请参阅以下示波器图片。

谢谢、

伊格尔

正常读数:

读数错误:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Igal、

    在屏幕截图中、"SS"是芯片选择引脚、对吗? 如果是这样、我认为问题与 RREG 命令字节之间切换的/CS 以及时钟输出寄存器数据有关。 在所有三个命令字节期间、/CS 引脚应保持低电平。

    通常、切换/CS 会复位 SPI 接口并终止前一条命令。 但是、在这种情况下、似乎命令生效(在内部设置 DRATE 寄存器的指针)、然后寄存器数据在下一个字节上计时、除非出现/DRDY。 /DRDY 事件可能会更改存储器指针、因此您会得到一个数据字节而不是寄存器字节。

    尝试保持/CS 为低电平、查看您是否为 DRATE 寄存器读取了正确的结果。 计时结束后、您可以返回/CS 高电平。

    此致、
    Chris

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Chris、

    你绝对是对的。 在 RZ/N 中、"slang" SS 是从器件选择。 该 CPU 具有硬件和软件 CS 控制。 硬件模式会在数据线处于活动状态时自动切换 CS、这显然不足以进行 ADS1256通信。 当我将其更改为 SW 模式并对其进行编程控制后、一切都很好。

    非常感谢您的及时支持、

    伊格尔