[参考译文] DAC7802：在我的实施中、电荷注入似乎增加了10倍(或更多)

尊敬的 Mike：

您能否分享一下原理图的草图供我参考？ 如何测量该干扰能量？ 只需一个示波器？ 您的探头是否得到了补偿？  您能否分享一下干扰的范围？

您好、Paul、

以下是指向包含原理图夹和示波图的文件夹的链接：

https://drive.google.com/drive/folders/1D48yqeanTNqpD8h8npPOCBu2si96SIxV?usp=sharing

原理图显示了使用同一 DAC7802馈送的两个相同通道。

在其输出(引脚1)探测 U18以进行捕获。

DAC 正在由缓慢递增的计数馈送、该计数包括 DAC 的整个量程。

C86对于此采集为20pF；从10pF 增大以减小脉冲面积(伏*秒；非能量)。 DAC 和 U18的电源引脚未显示此噪声脉冲、V_REF_A 引脚也未显示。 增加 C86会进一步大幅降低带宽(我们希望500kHz 的响应相当平坦)。

我还在 U18的输出端添加了一个100欧姆的接地电阻 、以模仿数据表中指定的条件。 未看到任何变化。

当直接插入示波器时、VDAC2的 BNC 处会出现同样的噪声、尽管该噪声较低且较宽。

您可以看到在与有多少(和哪些)位发生变化相关的固定间隔内发生的脉冲。

我还在文件夹中添加了一个布局片段、其中显示了 DAC 和 U18之间的关系(以及它们之间的补偿电容器)。

在噪声输出期间设置和保持看起来很好。

感谢您的帮助！

我现在正在评论这一点。

Michael、您好！

我想知道我们是否能在这里看到几个不同的方面：

1.示波器补偿(有点不可能)-快速步骤是否可以指示您在这里的探头? 您能否确保它们针对输入得到补偿？ 高阻态有源探头可能会更好吗？

运算放大器稳定-您在这里有一个相当快的放大器、所以我并不一定这是强劲的选择。  移除补偿电容器完全有帮助吗？

可以将基准移动到 GND 吗？ 就像外部将基准引脚短接至 GND 并扫描代码一样。  您是否仍然会看到如此高的干扰？

谢谢。

保罗

您好、Paul、

如前所述、噪声出现在直接连接到示波器的 BNC 连接器上(无探头)。 我确实检查了探头并稍微调谐了一下、但补偿信号的偏差不到5%。 在进行补偿复位的情况下重新检查 DAC 输出、得到具有相同满量程斜坡且 Vref 设置为约80mV 的65mVpeak 注入脉冲振幅(为了减少对测试信号的依赖、同时仍将其作为代码序列中位置的参考)。

我使用的10MHz 运算放大器具有相似的结果。

我使用了不同的补偿电容。 将这个值减小(例如、降低到5pF)会使脉冲更大。 将其增加到20pF 以上会使我的信号滚降到容差之外(500kHz 时约为-1dB)。  

在此期间、我在该通道的 VREF 引脚上没有看到脉冲噪声、因此我没有尝试将其接地(或使用电容器旁路)。 接下来我将尝试该操作。

这是我有史以来最响亮的脉冲噪声 DAC。 此器件型号是否以这种噪声著称？

感谢您的帮助！

我已将更多图像添加到文件夹

https://drive.google.com/drive/folders/1D48yqeanTNqpD8h8npPOCBu2si96SIxV?usp=sharing

17301-5 U29p3_U29p4_nonzeroVref.jpg 显示了之前较小 VREF 电压下 DAC 的引脚3 (中的 RFB、黄色)与 DAC 的引脚4 (中的 Vref、绿色)。 请注意缺少与 VDAC_2_IFB 对应的 VREF 噪声。

然后、我将 VREF 信号设置为0V、并使用1uF 电容器将其从 DAC 的引脚4旁路至 DAC 的引脚1。 此修改如所示  

U29_Vref_1uF_bypass.jpg

 此处捕获生成的 DAC 引脚3 (中的 RFB、黄色)与 DAC 图像的引脚4 (中的 Vref、绿色)：

U29p3_U29p4_1uF_VREF_to_gnd.jpg

虽然这降低了高频噪声(之前由后续级滤除)、但对由运算放大器输出信号馈送 DAC 的引脚3的300ns 没有影响。

我想我要摆弄一个从 VREF_A 到 IOUT_A 的电容器以及一个从 IOUT_A 到 R_FB_A (C86)的对称电容器。

感谢您的帮助！

Michael、

保罗离开了办公室几天,所以可能要到星期三,他想出一个重播. 如果我有机会、我来快速看一下这个。

为了便于以后参考、最好将图像附加到帖子中。 在工作时、出于安全原因、我们被封锁在谷歌驱动器之外。

约瑟夫·吴

您好、Joseph：

我尝试上传照片,但这个网站不会让我. 我诉诸谷歌驱动器,因为这是我所能做的。

这张图片是直接从我的手机附加的。 我将和其他人一起尝试。

感谢您的帮助、

Mike Henderson

这是之前评论中提到的 U29p3_U29p4_1uF_VREF_to_gnd.jpg。

尝试从 DAC 引脚2 (IOUT_A)到 GND (DAC 引脚1)或到 VREFin (DAC 引脚4)的各种电容器(100至400pF)、然后使用 CFB (原理图中的 C86)平展响应。

没有"平展"结果具有比当前拓扑更小的电荷注入脉冲。

Michael、您好！

感谢您重新附加图像。 正如 Joe 提到的、Paul 不在办公室。 他将在本周晚些时候回顾、  

此致！

Katlynne Jones  

我们是否在这里看到过过多的数字反馈？ 我看到在您的 i_supply 曲线中有可见的切换、那个数字馈通是不是？

您使用哪个数字边缘来触发最终的更新？ 是否可以隔离该边缘并添加 RC 滤波器来减慢其速度？

该器件不会产生如此大的干扰、并且在架构上它是没有意义的。  它也是高毛刺脉冲未知。

您好、Paul、

如上所述、此图像：

U29p3_U29p4_1uF_VREF_to_gnd.jpg  

引用我上面的评论：

然后、我将 VREF 信号设置为0V、并使用1uF 电容器将其从 DAC 的引脚4旁路至 DAC 的引脚1。 此修改如所示  

U29_Vref_1uF_bypass.jpg

 此处捕获生成的 DAC 引脚3 (中的 RFB、黄色)与 DAC 图像的引脚4 (中的 Vref、绿色)：

结束报价。

由于 Vref (绿色)波形比 RFB (黄色)波形中的电荷注入脉冲小得多(以明显不同的速率切换)、因此我们可以看到电荷注入脉冲不是来自外部位线的串扰。 如前所述、数据在两个通道之间进行多路复用、因此外部总线的任何位表示的时间都不足以产生我们在 RFB 波形中看到的500纳秒长的脉冲。 这表示脉冲是在该通道的位的内部注册之后产生的。 由于我在 IC 的任何其他引脚(包括电源引脚和接地引脚)上都没有看到这样的脉冲、所以我无法看到如何通过 DAC 上的静态引脚滤波来解决这个问题。

电荷注入脉冲触发器可从中识别  

U29p3_U29p4_1uF_VREF_to_gnd.jpg  

作为通道1 (RFB)、下降沿、52mV。 调整此电平以在输出(RFB)的最大电荷注入脉冲上触发。 同一示波图中未放大的视图显示此脉冲相对于同一斜坡波形中的其他电荷注入脉冲。

如果我只观察电荷注入脉冲的第一个、最窄的部分(大约在第一个50ns)、我就会看到通常被识别为电荷注入脉冲的部分(按时间刻度)。 这只是该脉冲的较晚部分、在超过500ns 后、下降到50%的峰值振幅以下、这是不寻常且困难的(因为其频率成分低)。 我没有在 DAC 的 AGND 引脚上看到噪声、但鉴于后续运算放大器的平面接地连接和对接地连接的接近度、我们并不存在这种期望。 重新连接了布局：

外部数据总线边沿比电荷注入脉冲更快出现、因此外部总线边沿不会耦合到电流输出引脚上(它们在不同的时间发生)。

感谢您的帮助！

Michael、您好！

很抱歉耽误你的时间,我已经去旅行了。  因此、根据您收集到的信息、我的想法已告罄。  但这里还有一些需要尝试或考虑的事项：

1.可以将板上的 L3短路吗？ 其中一些电流变化可能非常快、我之前已经看到这些磁珠会导致问题。

2.您是只在一个 DAC 还是仅仅一个 PCB 上看到这种情况吗？ 您能否尝试替换 DAC 或在另一个器件上进行测试？ 峰值干扰似乎与位9有关、那么该器件可能已损坏？ 如果你没有任何备用,我可以取样你几个。  请随时通过电子邮件将您的地址信息发送至 Frost@ti.com。

谢谢。

保罗

您好、Paul、

由于 Vin 比输出要安静得多(没有与输出电荷注入脉冲相关的噪声)、我对进一步的电源输入实验不抱有任何希望。 将1uF 电容器添加到原始的0.1和10uF 电容器上没有区别。

该行为会在多个电路板上重复；每个电路板都有自己的 DAC。

感谢您的帮助！

Mike Henderson

好的、我将与我的同事一起回顾这一点、他甚至可能设计了这个部分、看看他是否有任何其他想法。  还有一件事听起来很愚蠢,但有咬我很多次-你的示波器镜头显示你的探头为10:1 -它实际上是衰减的探头吗?

您好、Paul、

是的、正如此处注释所示、我使用经过补偿检查的10：1无源探头来探测内部节点、并使用与其他示波器通道的同轴电缆连接来监控系统输出 BNC。

我订购了多几个运算放大器器件型号、以确保这不会是 LT 运算放大器和 JRC 运算放大器之间相应的一些奇怪的未记录的内部转换率限制问题。

感谢您的帮助！

Mike Henderson

尊敬的  Mike：

保罗一直在旅行 、因此他的下一个回复可能会延迟。 请在获得这些结果时分享新的运算放大器的结果。  

此致！

Katlynne Jones

尊敬的 Katlynne：

以下是今天有关用于 I 至 V 转换的其他运算放大器的实验手册：

3/29/23上午11：32
其他双路运算放大器在 SN：2001-5上尝试 U18
MC33078D

使用10pF C86时、最大脉冲区域约为24nVsec、且它会振荡大约1.5个周期、在1.6MHz 和250ns 时具有恒定低电平振荡。

将 C86更改为20pF。 面积现在是大约22nVsec 没有振荡和280ns 有.

尝试使用其他运算放大器(NCV33272A)。
将 C86设为20pF。 面积现在是大约22nVsec 没有振荡和260ns 有.

结束报价。

因此、使用四个不同的运算放大器、包括两个已尝试的运算放大器、我们仍然看到 DAC 的数据表中指定的标称电压时间区域大约是标称电压时间区域的20倍。

请分享您想到的任何其他想法。

感谢您的帮助！

这是包含有噪声的 DAC 电路的原理图段图片。

我将订购该 EVM、看看我们是否有类似行为。  对于此架构、此干扰似乎很大、但您已经排除了许多其他选项、因此我将进行检查。

此外、这些器件是否从 TI 经销商处订购？

您好、Paul、

电路板组装在亚洲、他们获得了部件、所以我无法确定它们来自哪里。 我将发送其中一个封装的图片、以便进行有效的标记识别。

最近的大多数实验都是使用此电路板和 DAC 执行的。

这看起来是"真实的"吗？

感谢您的帮助！

正式而言、除非通过销售特定器件的经销商将其退回 TI、否则我无法评论该器件是否为正品、但我会查看批次追踪代码是否有效。

同时、给我发送一封电子邮件到 frost@ti.com 、我将向您提供一些器件样品以便进行确认。  如果不订购一些 PCB、我可能无法在实验室对其进行测试、因此、最快地为您提供几个器件的样片。

这是一个没有必要的帖子,以满足  TI E2E 设计支持论坛 通过电子邮件收到有关问题解决的查询。

我知道您(Paul Frost)已向我发送了经验证的 DAC 样片、供我在电路板中尝试、以确保当前生产的器件有无此行为。

Paul、感谢您的持续支持！

不用担心。  只是一些自动论坛之类的内容

您好、Paul、

DAC7802样片现已送达。 我将其中一个放在常规测试板上、并在 I-to-V 缓冲器(U18引脚1)的输出端看到超过20nV-s 的脉冲区域。 这是我通常看到的情况；TI 似乎是该器件规格的20倍。

我没有对缓冲器的反馈电容器进行微调、但我觉得这对面积没有帮助(它只是折衷脉冲宽度来表示峰值高度)。

请告诉我任何其他建议。

感谢您的帮助(以及样片)！

嗯、好的。  然后、我们现在可能处于两个点-性能随着时间的推移而发生了变化、我们需要进行一些表征、或者您的电路板上存在真正奇怪的情况

我会离线拍摄您的电子邮件,我们将看到最好的方式前进。  我们可以在本地构建一些测试硬件以进行确认、但无论如何、您的应用程序都将遇到一些延迟。  在此期间、我们可能会将您移到另一个器件上。