[参考译文] DAC80501：SPI 模式

您好、John：

感谢您提供的这些建议。  我将第一个因素视为我们可以添加到数据表应用部分的信息。  它通常会出现、我们通常支持两种模式、因为大多数器件只关心建立边沿和锁存边沿。  具有回读功能的器件稍微复杂一些、因为大多数较新的器件都具有快速 SDO 模式、在该模式下、数据提前大约1/2个时钟周期在 SDO 引脚上设置。  

您的第二条建议有点困难、但可能在某些器件上可用。  多状态输入引脚可能在设计中造成麻烦、而且大多数 SPI 控制器可以支持所有4种 SPI 模式。

关于您的问题：

1.该器件支持 CPOL =0、CPHA =1或 CPOL =1、CPHA=0。  我不认为有一种方法是更好的、但我通常使用 CPOL=1、CPHA=0。

2. 唯一的关键时序是确保第一个和最后一个时钟的下降沿相对于 SYNC 的下降沿或上升沿(TSYNCS 和 TSYNCH)有足够的裕度。  

3.是的，如果您在模式0或3中手动反转时钟，它应该以最大速度运行。  假设边沿符合我们的时序限制(请注意我们的设置和保持时间要求)、这将不会有问题。

谢谢。

保罗

Paul、

非常感谢。

在多状态引脚方面、 大多数 SPI 控制器可以支持所有4种 SPI 模式、但同时、控制器需要额外宝贵的时间在模式之间来回切换、这会增加编程/开发/测试成本。 时钟反相是一个棘手的问题、因为所有 SPI 线路都必须经历相同的传播延迟。 此外、对于回读、 该传播延迟很重要、并且确实会减慢速度。  对我们来说最糟糕的问题是... 我们有一个包含10个 SPI 器件的电路板堆栈、其中7个通过8路 SPI 可编程扩展器、除了一个器件(DAC80501)之外、其余所有器件可读取正边沿上的数据。 使用扩展器只需为进入下游器件的数据流提供8个后挂起地址位。 我们不能简单地将 DAC 连接到扩展器、因为扩展器寻址和直通本身是正边沿计时。 MOSI 数据流流经扩展器到达 7个下游 器件。 因此、所有器件必须在同一个时钟边沿上工作。 在一个 CS-BAR 周期中、以扩展器地址位结束的数据为下一个 CS-BAR 周期设置路径-即设置 CS-BAR 路径(或并行 MOSI 数据加载的路径)并设置从单个器件回读的 MISO 路径。 延迟不是问题、因为扩展器使用零延迟 FET 开关路径。 为了使 DAC80501在该设置的限制内正常工作、我们必须反转 SCLK 而不是反转 CS-BAR 和 MOSI、我们使用 XOR 来实现这一点、因此传播延迟和偏斜非常低。 这样有效(也就是说、增加的延迟无关紧要)、这是因为我们没有对 DAC80501的回读。 但   如果 DAC 仅有一个模式选择引脚、则设计将会简单得多、并且使用的布板空间和器件更少。 恕我直言、如果 MFG 仅为所有 SPI 外设配备模式选择功能、那将是非常好的选择。 我希望扩展器也有一个模式选择引脚。

很高兴您的许多射频开关现在都有一个逻辑选择引脚。 想法相同。 节省了我们输入管理极性和计时的门。 但 它对 SPI 器件的影响更大。

在 SPI 外设上具有几个地址位 也很好、(例如 BDA4710衰减器 https://documents.berex.com/BDA4710-V1.2.pdf)、这也可以通过在单个引脚上设置模拟状态来实现。 一种极慢的微型 DAC、在启动时读取一次电阻器值、一个包含1%电阻器值的表格、有多简单。 ：>)

John