请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS54J60EVM 您好、E2E 专家！
你好。
我有一个关于 TI ADS54J60EVM ADC 输入信号的技术问题。
我 μs 对频率为80MHz、持续时间约为400ns 且 Vpp 约为4.4V (-2.2V 至2.2V)的信号进行数字化处理。 在某些情况下、Vpp 可能会高2或3倍。 此时、我将使用分压器将信号降低到 Vpp ~1V、但这也会降低峰值之间的信号、我不希望这样做。
您能给我建议一种不同的方法吗？
此外、我需要使输入信号保持不变 、但 大约 400ns 的初始部分除外、在该部分、信号应受到限制、但不应衰减、从而不超过 ADC FSR。
此致、
CSC
