请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:ADC12DJ3200EVM 你(们)好
我正在将 ADC 采样的模拟数据发送到我的 FPGA。 在 FPGA 重建信号。 但是、当我在数据中查找误码率(BER)时、它位于高侧。 请注意、我的 CDR 也已锁定、而眼图也已足够好。 关于为什么高侧 BER 虽然 CDR 已锁定且眼图张开度的任何线索也足够好。
- TRS
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
你(们)好
我正在将 ADC 采样的模拟数据发送到我的 FPGA。 在 FPGA 重建信号。 但是、当我在数据中查找误码率(BER)时、它位于高侧。 请注意、我的 CDR 也已锁定、而眼图也已足够好。 关于为什么高侧 BER 虽然 CDR 已锁定且眼图张开度的任何线索也足够好。
- TRS
尊敬的 Thakur:
您是否真的在执行此测试? 该方法与本应用手册中的测试方法有何区别? 请参见随附的。
此致、
Rob