[参考译文] TLV2544：使用 TLV2544进行设计

您好、Tom、

感谢您的答复。

总 ADC 延迟是采集时间和转换时间之和。

因此必须是5+3.86=8.86us。

请更正我的错误。

我们在 IC 中只有一个 SH 电路。

或者、数据表中的200ksps 是否在整个 SPI 期间为数字内容？

如果我们不需要考虑转换时间、您能否解释一下 ADC 转换时间的相关性？

您好、Tom、

感谢你能抽出时间。

数据表中表示的200ksps 为 ADC 的吞吐量。

对于200ksps 吞吐量、ADC 的采样率是多少？ 还是两者都相同？

我希望其中包括稳定时间和转换时间。

因此、200ksps 意味着 ADC 延迟为5us。

您能否解释一下延迟为何不是600ns + 3.83us (采集时间+转换时间)。

或者我是否缺少任何参数！

尊敬的 Shibin：

采样率和吞吐量是相同的。  TLV2544可对一个通道以200kSPS 采样、两个通道以100kSPS/通道采样或四个通道以50kSPS/通道采样。  因此、八个通道(2个 TLV2544)将需要至少40us 的时间、加上一些器件之间的切换余量、以便在共享单个 SPI 总线时获得所有转换结果。  每通道5uS 的六个器件~120uS。

TLV2544是一款逐次逼近寄存器(SAR)转换器。  SAR 转换器通常不会 将"延迟"视为一个问题、因为每个转换结果只有一个"示例"。  话虽如此、TLV2544在对转换"N"进行采样时执行输出转换结果 N-1、这可以视为延迟。  如果您使用的是 FIFO、那么您将存储多达8个样本并背靠背地读取它们。

您好、Tom、

是否需要任何特定模式才能达到此条件？

或者、我们能够在任何模式下实现这一点吗？

表4中列出的所有正常采样模式都可以实现这一点。