This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC3283:时钟输入标准寄存器

Guru**** 1282290 points
Other Parts Discussed in Thread: DAC3283
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1243581/dac3283-clock-input-standard-reg

器件型号:DAC3283

您好!

我计划将 DAC3283用于以下应用、并获得以下问题、

应用:

DAC 时钟:4000MHz

输出频率:75MHz

查询:

1)我的系统中只有 VOD=420mVpp (典型值)的 CML 时钟输出。 是否可以通过某种方法将 CML 时钟连接到 DAC3283的 DACCLKP/N 输入?

2) 2)输出的相位噪声是否会降低? 如果是、多少钱?

提前感谢、

德瓦

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、

    就较低的相位噪声而言、CML 是最佳接口之一。

    该接口将起作用。 CML 的标准输出差分为800mVpp、与 DAC 的时钟引脚可以接受的值一致。

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Rob:

    我可以在数据表中找到以下注释、

    " 使用低于1V 的差分电压驱动时钟输入会导致性能下降。 "

    根据上面的内容、摆幅为800mVpp 的 CML 的电压电平是否会对 DAC 的性能(相位噪声的几毫秒内)造成任何影响? 如果是、预计的降级水平是多少?

    提前感谢、

    德瓦

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、

    感谢您提醒我注意这一点。

    遗憾的是、这是一个非常旧的器件/DAC、我们没有此特定信息。

    此致、

    Rob