This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DJ1600-Q1:陶瓷

Guru**** 2379650 points
Other Parts Discussed in Thread: ADC12DJ1600-Q1
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1252152/adc12dj1600-q1-cer

器件型号:ADC12DJ1600-Q1

团队、

问题与 数据表中提到的误码率(CER)有关。

数据表中仅提到了 CER 和 Vwhat 值。

我们是否有任何可能监测该 CER? 我的意思是、如果 HS ADC 恰好错误地读取了信息、我们可以通过某种方式监控该情况吗? 如果需要、我们可以监控哪些位?

或者、CER 更 像是 ADC12DJ1600-Q1 HS ADC 的特性、而不是我们可以监控的参数吗?

数据表在这方面不清楚。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    它更具特色、并且 ADC 的架构使该误差成为一个很小的数字。 它认为它们不是一种简单的测量方法。  

    此致、

    内拉伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Piotr:

    遗憾的是、无法监测器件的 CER。 这不是内置功能。 不过、一些客户在 FPGA 内设置监视器来捕获具有设定边界的眼图以报告错误。

    此致、

    Rob