[参考译文] ADC12DJ4000RFEVM：与 Xilinx VCU118评估板连接

admin

Other Parts Discussed in Thread: ADC12DJ4000RFEVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1257400/adc12dj4000rfevm-interfacing-with-xilinx-vcu118-eval-board

器件型号：ADC12DJ4000RFEVM

您好！

我想使用 Xilinx VCU118板来测试 JESD204C 与 ADC12DJ400RFEVM 的连接。

我已经检查了 ADC12DJ4000RFEVM 的原理图、SPI 信号以1.9V 为基准、但映射到 VCU118上 FMC+连接器的 GPIO 以1.8V 为基准。

现在、CS、SCLK 和 MOSI 应该可以满足要求、但 FPGA 输入的 MISO 会出现问题、因为使用 MISO 时、FPGA 引脚上的电压电平将为1.9V、但 FPGA 组的 VCC 为1.8V。

TI 是否已使用 VCU118或任何其他 Xilinx 评估板对 ADC12DJ4000/5200RFEVM 进行了测试？

谢谢。

拉利特

2 年多前

0 admin 2 年多前

TI__Guru**** 2386610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Lalit、

是的、我们已使用各种 Xilinx 开发平台测试了此 EVM 系列、但对于这些测试、SPI 将通过 ADC EVM 的 USB 端口发送、而不是通过 FPGA 的 FMC 接口发送。我会建议向 Xilinx 询问将1.9V SPI 信号应用到其1.8V FPGA 组的结果。可能没问题、但我建议您在尝试任何操作之前先与他们确认。我们无法为您确认此信息。

此致

0 admin 2 年多前

TI__Guru**** 2386610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Chase：

感谢您的回复。

我还有一个问题。

我可以看到、在 ADC12DJ4000评估板上、某些 JESD 串行器/解串器通道的极性发生了反转。 ADC12DJ4000中是否有寄存器用于反转 ADC 内部的 P 极性和 N 极性？

如果没有任何此类寄存器、则 TI 如何验证所有16个 JESD 通道是否均可与 VCU118或任何其他 Xilinx 电路板正常运行？

谢谢。

拉利特

0 admin 2 年多前

TI__Guru**** 2386610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Lalit、

该器件本身没有任何通道极性选项。极性反转/校正是在与此类似的器件的固件中的 FPGA 上执行的。我们较新的器件提供了通道映射和通道极性校正选项、而且我们现在倾向于尽可能在器件上而不是 FPGA 上执行这些校正。

此致、Chase

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADC12DJ4000RFEVM：与 Xilinx VCU118评估板连接