您能告诉我 ADC3424的串行接口规范吗?
根据 ADC3421-24.pdf P48表6、
fSCLK = 20MHz 最大值
tDSU = 25ns 最小值
TDH = 25ns 最小值
但是、当 fSCLK = 20MHz 时、该时钟时间(tSCLK)= 50ns、
而如果占空比为50%、时钟高电平时间= 25ns、时钟低电平时间= 25ns。
因此、TDSU 和 TDH 无法满足25ns 最小值。
(由于无法获得比时钟高/低电平时间更长的 tDSU/TDH。)
该规范是否指示我们无法以20MHz 频率运行此接口?
谢谢你。