[参考译文] TI-JESD204-IP：TI-JESD204-IP 或 Xilinx IP

尊敬的 Kazuki：

最大的区别在于反应/解决的紧迫性。 Xilinx IP 需要客户去 TI 寻求 ADC 方面的帮助、如果 FPGA IP 有问题、我们必须让客户求助 Xilinx 以获得 IP 方面的帮助。 但是、如果客户选择使用我们的 TI-JESD204-IP、客户可以直接前往 TI 索取有关其整个系统的帮助。 我们的 IP 支持32 (仅 Xilinx 支持、要求 REFCLK=SerDes/40)或64 (REFCLK = SerDes/80)的总线数据宽度、且其实施方案可实现多器件系统的极其轻松的同步。 实现这一点的方法是实现我们 IP 的多个实例、或创建单个 IP 以包含多个器件、这意味着所有通道都将在 ILAS 期间对齐并同时发布、这意味着所有样本都将对齐、 从而将采样时钟和 sysref 对齐到多个器件中。 我知道这是一个宽泛的答案、但这是因为您有一个广泛的问题。 如果有任何具体或详细的问题、请随时提出。

此致、Chase