• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 513 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS8167：ADS8167最小转换时间(Tconv)

admin
Guru**** 2668435 points

Other Parts Discussed in Thread: ADS8168, ADS8166, ADS8167

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1276152/ads8167-ads8167-min-conversion-time-tconv

器件型号：ADS8167
主题中讨论的其他器件：ADS8166、ADS8168

最小转换时间是多少？ 数据表只列出了针对 ADS8168 (660ns)、ADS8167 (1200ns)、ADS8166 (2500ns)及其相应周期时间最小值的最大转换器：ADS8168 (1us)、ADS8167 (2us)、ADS8166 (4us)。 (SBAS817C 源页10、11,2017年11月–2019年11月修订)。 我想知道在不影响 ADC 结果的情况下最慢的时钟 SPI 时钟是多少。

谢谢

  • 0
    TI__Guru**** 2668435 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Cuong：

     ADS8167没有针对最小转换速率；您可以根据需要以尽可能低的采样率运行(例如、每小时1次转换)。  转换速率由/CS 引脚上的时序控制、两次转换之间没有最长时间限制。  这也适用于 SCLK 频率；它可以是所需的低频率、并且仅受在下一转换周期之前从 ADC 发出数据时钟所需的时间的限制。

    上一代 ADC 使用 SCLK 作为内部转换时钟、并且确实对 SCLK 有最小频率(或最大周期)要求。  ADS8167系列使用内部振荡器执行转换过程、从而使 SCLK 完全独立。

    此致、
    N·基思
    精密 ADC 应用

  • 0
    TI__Guru**** 2668435 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我想您误解了我的问题。 我不是要求 Tcycle、而是要求  Tconv (根据数据表)。 我认为它应该被称为"采样时间")。 (Tcycle = Tconv+Tacq)。 瞬时、我的 Tcycle 为2us (对于 ADS8167)、那么 Tconv 是什么？ 我想将 ADC SPI_CLK 速度尽可能低(这意味着 Tacq 会接近 Tcycle)。  

  • 0
    TI__Guru**** 2668435 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Cuong：

    ADS8167的 Tconv 时间是固定的、指定为1200ns。   

    如果总周期时间为2us、则采集时间和检索转换结果的可用时间将为800ns。  如果要增加采集时间并进一步降低 SPI_CLK 频率、可以使用 ADS8168、在这种情况下 Tconv 为660ns。  Tcycle 时间为2us、因此采集时间将为1340ns。
    此致、
    基思