[参考译文] DAC7568EVM：如果更新频率更快、输出将变为0。

尊敬的 Tada-San：  

在 OUTC 变为高电平之后和 OUTC 开始变为低电平之前、正在发送哪些命令？

确切的频率何时发生变化？ 是否在同步脉冲之间？ 还是在命令中间的同步脉冲期间？  

pdf 显示该部分的结果是一样的？ 但看起来该器件在更快的频率下工作正常、OUTC 的性能并不像在第一张屏幕截图中那样下降。 我对该页的解读是否正确？  

此致！

K·琼斯  

您好

感谢您的答复、我会回答。

您：在 OUTC 变为高电平之后和 OUTC 开始变为低电平之前、正在发送什么命令？

>命令没有更改。 如下图所示、只有发送命令的频率包含 changed.see。

>这些命令是相同的。 (左：25us 周期、右：50us 周期)、但是 Out-C 电平会发生变化。 (OUT-A~H 也是如此)。

您：频率究竟何时发生变化？ 是否在同步脉冲之间？ 还是在命令中间的同步脉冲期间？  

>同步为高电平时频率切换。 低电平期间不变。

您：pdf 显示此部分的结果是一样的？ 但看起来该器件在更快的频率下工作正常、OUTC 的性能并不像在第一张屏幕截图中那样下降。 我对该页的解读是否正确？  

>左右是不同的周期。 但是、这张图证明了它是同一条命令。

>紫线为 out-C。 左图显示了一个25us 的命令周期、OUT-C=低电平。 右图显示了一个50us 的命令周期、OUT-C=高电平。

感谢您的阅读。

尊敬的 Tada-San：  

我以前误解过。 您不会更改 SCLK 频率、而只是 更改每组8次 DAC 写入之间的时间。 是这样吗？  

简而言之、该图中每组8次写入是否使用了完全相同的以下数据？ 或者在我的注释中的1点和2点(或周围)是否发送了不同的数据？

此致！

K·琼斯  

您好

感谢您的答复、我会回答。

你:我以前误解过。 您不会更改 SCLK 频率、而只是 更改每组8次 DAC 写入之间的时间。 是这样吗？  

>正确。

您：要确定的是、此图中是否每组8次写入都使用完全相同的以下数据？ 或者在我的注释中的1点和2点(或周围)是否发送了不同的数据？

>所有8个写集都使用完全相同的数据。

尊敬的 Tada-San：

我们现在正在对此进行审查、并将很快做出答复。

尊敬的 Tada-San：

您提到您正在使用 EVM、是否还有其他任何东西连接到输出端？ 我将订购一个 EVM、并尝试重现此问题。  

是否每个通道都能看到相同的效果？ 还是仅是 OUTC？

此致！

K·琼斯  

您好

感谢您发送编修,感谢您发送编修。

您刚才提到您正在使用 EVM、是否还有其他任何东西连接到输出端？

>仅用 EVM 就能看到相同的效果。

您：我将订购 EVM 并尝试重现此问题。  是否每个通道都能看到相同的效果？ 还是仅是 OUTC？

>在所有渠道上都能看到相同的效果。

您好
感谢您发送编修,感谢您发送编修。

您刚才提到您正在使用 EVM、是否还有其他任何东西连接到输出端？
>仅用 EVM 就能看到相同的效果。

您：我将订购 EVM 并尝试重现此问题。 是否每个通道都能看到相同的效果？ 还是仅是 OUTC？
>在所有渠道上都能看到相同的效果。

尊敬的 Tada-San：  

我的 EVM 将于今天晚些时候送达。 我明天将尝试在实验中重现您的问题。  

此致！

K·琼斯  

您好

感谢您的确认。

您能告诉我之后的情况是什么吗？ 您是否发现了任何问题？

尊敬的 Tada-San：  

我无法完全复制您的时间来重现问题。  

您能否分享 我的注释的第1点和第2点的所有写入的屏幕截图。 最好在输出发生每次更改之前检查写入情况。

此外、如果将8次写入分布在25us 轮询长度上、而不是在每个8次写入周期之间有较大的延迟、那么这是否有区别？  这也可以帮助我们更清楚地看到哪个写入导致输出发生变化、而不是所有8个写入都按顺序连续发生、没有延迟。

您是否还可以尝试降低 SPI 时钟速度并减小延迟(同时保持总轮询时间为25us)、以查看这是否产生任何差异？

此致！

K·琼斯  

您好

感谢您的确认。 我会检查并联系您。