• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 8 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 87 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC37J82：SYSREF Vcom 和 Vidpp 电平

admin
Guru**** 664280 points
Other Parts Discussed in Thread: DAC37J82, LMK04828
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1302041/dac37j82-sysref-vcom-and-vidpp-level

器件型号：DAC37J82
主题中讨论的其他器件： LMK04828

您好 TI
我对 DAC37J82上的共模和差模输入电平有疑问、

该数据表指出、

  • VCOM = 0.5V
  • Vidpp = 400至800mVp2p

EVM 电路板上的 DAC SYSREF 终端为

  • 200 Ohm 至接地
  • 100 Ω 串联电阻+ 100 Ω 并联电阻(分压器)

这个设置的 IBIS 模型模拟提供了一个200mV 差动 p2p 信号、且 P/N 电平处于850mV 和1005mV、

这违反了数据表中的 Vcom 和最小输入差分电压规格。

问题

  1. SYSREF 的最小 DIFF 输入电压是多少
  2. 可接受的 Vcom 为1V +/- 200mV

是否应更改直流耦合 SYSREF 终端以使其与数据表中的 SYSREF 规范更加匹配？

请告知

谢谢

皮埃特

  • 0
    TI__Guru**** 664280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    请参阅 SYSREF LMK04828和 DAC3884 IBIS 文件的仿真

  • 0
    TI__Guru**** 664280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Piet：

    DAC SYSREF 的 LMK04828输出为 LVPECL2000mV ,共模(描述为 VOD ;输出电压)为960mV ,摆幅约为2Vpp。 EVM 上这种非常奇怪的端接配置是为 LMK04828提供每个桥臂接近所需240ohm 的接地端接(LMK04828对于 LVPECL 输出格式而言是需要的)、 然后用一个50%的分压器将每个桥臂都分压、分压器会将共模电压变换至480mV 左右、差动摆幅接近1Vpp (每个桥臂500mV)。 这足够接近500mV 的所需共模、不会出现任何问题、并且摆幅高于400mV、因此也没有问题。 在1V 共模下、SYSREF 引脚的缓冲器可能会饱和、以至于 sysref 路径中的任何抖动信号都不会在 DAC 内"切换"。

    如果可能、您可以交流耦合参考频率并使用脉冲-连续参考频率模式、甚至可以使用连续参考频率、并在设备启动后断电。 在 DAC 端、您还可以选择不同类型的 SYSREF 模式、例如"跳过一个 SYSREF 脉冲、然后使用所有脉冲"  

    此致、Chase  

  • 0
    TI__Guru**** 664280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，蔡斯

    我对数据表的理解如下：

    • VOD 是差分输出电压
    • 共模电压(Vcom)是 Voh 和 Vol 之间的差异、即 Voh - Vol。

    对于三个 LVPECL 选项、Vcom 为：

    • LVPECL (1600)：1.88V
    • LVPECL (2000)：1.73V
    • LCPECL       ：1.095 V

    三者中最低的 Vcom 为 LCPECL ，建议用于直流耦合 SYSREF (数据表中为9.1.9.6)。
    "LCPECL 允许将 SYSREF 直流耦合到低压转换器"

    我 通过以下配置获得了最佳的直流耦合 SYSREF (LMK 至 DAC) IBIS 模型仿真结果

    • LCPECL  LMK 上的输出
    • 121 LMK 输出端的 OM 终端电阻
    • 100 Ohm 系列+ 80 欧姆至接地(分压器)  

    这会在 DAC 的 SYSREF 上产生输入、Vcom = 0.5V、Vidpp = 533mV (请参阅随附的图像)

    请注意、上述 LMK LCPECL 输出端接是否可接受。

    此致

    皮埃特

  • 0
    TI__Guru**** 664280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Piet：

    抱歉、是的、Vcom 是正确的。 上周、我使用手机对此进行了解答、但收到的标签不正确。 VOD 是 LVDS 的输出摆幅。 我认为端接没问题、但让我将该线程移至时钟团队、后者可以提供确定是/否。

    此致、Chase

  • 0
    TI__Guru**** 664280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Piet：

    通过仿真观察、如果您获得所需的 DAC 摆幅、那么该端接不应影响 LMK。 主要是、我们建议的输出端接可供客户获得其应用所需的摆幅和 Vocm、因此从 LMK 的角度来看应该没有问题。

    从您的描述来看、它看起来像您描述的下图、是这样吗？ 同样,这应该是没问题的,因为你正在获得所需的摆幅,但我只是想更好地了解你做了什么。 谢谢！

    此致！

    安德烈亚

  • 0
    TI__Guru**** 664280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，Andrea

    正确、这是到 DAC 的直流耦合 SYSREF 输出的配置。

    此致

    皮埃特

  • 0
    TI__Guru**** 664280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Piet：

    那么我以上的建议应该适合您的设计。

    此致！

    安德烈亚

  • 0
    TI__Guru**** 664280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢 Andrea