This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1274:SPI 配置

Guru**** 1640390 points
Other Parts Discussed in Thread: ADS1274, ADS1278EVM-PDK
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1315566/ads1274-spi-configuration

器件型号:ADS1274
主题中讨论的其他器件: ADS1278EVM-PDK

大家好、  

     按此顺序为 ADS1274 DVDD->IOVDD->AVDD->VREF->FCLK 上电。

在 SPI 协议数据模式下加电后、 DRDY 哪个状态是高电平或低电平?

在执行 该项目时 DRDY 不是 resposne (初始条件低,开始转换后没有响应)...

请澄清问题。。。 !

谢谢。此致、

Aravind. SR

   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Aravind:

    上电后、CLK 输入激活、至少一个 ADC 通道上电、并且/SYNC 引脚被拉至高电平、/DRDY 引脚将以输出数据速率切换、这取决于 CLKDIV 和 MODE 引脚的配置。

    请发送一张示意图图片、其中显示了与 ADS1274的所有连接、我将对此进行审查。

    此致、
    N·基思
    精密 ADC 应用

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Keith Nicholas:

    其中、ADC1274中是在分线板中实现的。

    上电后、 CLK 输入激活、启用 PWDN1  用于通道1输出、而  同步 之后被拉高 DRDY 引脚无响应。  

    此致、

    阿拉文德

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Aravind:

    这种输出板将不起作用。  您需要设计一个定制电路板、在单个电路板上包含所有旁路电容器、基准和输入放大器、并具有坚固的内部接地层以确保正常运行。

    有关示例布局、请参阅 ADS1278EVM-PDK 用户指南。

    https://www.ti.com/lit/pdf/sbau197

    此致、
    基思