主题中讨论的其他器件: SN74LVC1G125
大家好、
当使用具有不同 CS 引脚的同一 SPI 与3个 ADS1147器件进行通信进行同步采样时,MCU 将在其 DRDY 有效时执行从特定 ADS1147读取数据。 当 MCU 使用 SPI 从一个 ADS1147读取数据时、同时如果另一个 ADS11147 DRDY 引脚有效(低电平)、那么这2个器件共享相同的 SCLK、 第二个 ADS1147的 DRDY 引脚将在 SCLK 的第一个下降沿静止为高电平、这将在第二个 ADS1147上缺失读取信息。 那么有没有解决这个问题的建议呢? 任何软件或硬件解决方案都可以。
马修·陈