请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS1262 您好！
我正在使用连接到 FPGA (XC7A75TFGG676-2L)的 ADS1262 ADC。 控制寄存器编程为：
POWER_REG= 0x01、INTERFACT_REG=0x00 、MODE0_REG= 0x00、MODE1_REG=0x60、MODE2_REG=0x0B、 MUX_REG=0x12。 并且 ADC 时钟= FPGA 生成的7.3728 MHz。
在 RESET_CMD (/CS 已启用)并等待足够的时间(8个 ADC 时钟周期)后、我将发送写命令(24位)以单独写入寄存器。 在 MUX_REG 写入后、我将 START 信号设置为1 (之后未禁用)并等待/DRDY 低电平脉冲。 之后、通过在每个/DRDY 低电平脉冲后发送 SCLK 时钟(=ADC 时钟/8 ~1MHz)脉冲来读取32位数据(使用 READ_DIRECT 方法)。 我可以读取数据输出、但我有2个问题：
1.无噪声位数是15、而不是18。 为什么？
2.我尝试使用写入命令将24位值写入校准(方法是发送40个 SCLK 时钟脉冲(CMD + START_REG_addr + num_reg + calib_value = 3 + 5 + 8 + 24 = 40))至校准寄存器、 但是、ADC 输出在写入后被驱动为高电平、根本不脉动。 为什么？
校准过程：评估24位值、在读取32位输出后写入寄存器并等待/DRDY 变为高电平、然后等待/DRDY 低电平脉冲并开始读取、如前所述。 在校准期间、start=1、/CS=0、SCLK=0。
是否有查找问题的帮助？
谢谢
