如果您能解释有关 ADS8506的并行数据输出时序的以下几点、将会有所帮助。
1) 1)在数据表的图34中、从 CS 的下降沿到数据总线输出高字节的时间为 T21。 数据表列出了 CS 的 R/C 设置时间、但正确吗?
2) 2)如果1)正确、则从 CS 的下降沿到数据总线输出高字节的时间是一个延迟、因此我认为应该有一个最大值、但有任何信息吗?
对于由此给您带来的不便、我们深表歉意、但希望您能为我们提供帮助。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
如果您能解释有关 ADS8506的并行数据输出时序的以下几点、将会有所帮助。
1) 1)在数据表的图34中、从 CS 的下降沿到数据总线输出高字节的时间为 T21。 数据表列出了 CS 的 R/C 设置时间、但正确吗?
2) 2)如果1)正确、则从 CS 的下降沿到数据总线输出高字节的时间是一个延迟、因此我认为应该有一个最大值、但有任何信息吗?
对于由此给您带来的不便、我们深表歉意、但希望您能为我们提供帮助。
感谢您的回答。
根据表5、T12被识别为字节的数据总线延迟时间、但了解该值也适用于 CS 的数据总线延迟时间是否正确?
另外、对于提出多个问题、我表示歉意、但如果您能提供以下两点信息、将会有所帮助。
1) 1)数据表显示它与 AD7806引脚兼容。 我是否理解到可以用 AD7806代替?
2) AD7806UB 器件自1992年以来已经生产了30多年,尽管 AD7806UB 器件的生产仍在继续。 是否有任何关于未来继续生产的信息?
对于给您带来的不便、我们深表歉意、感谢您的理解。
Yamada-San、
T12基准也是数据总线的延迟(来自上升的 R/C 输入)。 对于您的新问题:
1.) 是-它们具有引脚和功能兼容性。
2.) 请在此处查看我们的寿命政策: https://www.ti.com/support-quality/quality-policies-procedures/product-life-cycle.html