This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS54J60:JESD204 IP 收发器参考设计

Guru**** 2382480 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1358608/ads54j60-jesd204-ip-transceiver-reference-design

器件型号:ADS54J60

您好!

参考设计8b10b 中的 TI JESD IP 收发器中有以下参数:
LaneRate = 12.5Gbps
Ref_Clk = 156.25 MHz

我们得到 MGT_QPLL = LaneRate / 80、它能够正常工作、收发器内的 Ref_Clk 会成功锁定。

但我们要设置 MGT_RANERATE = Ref_Clk / 40 = 312.5 MHz;
我们通过 Vivado 收发器向导完成此操作、并在时钟源中设置相应的频率值。
但之后 QPLL 停止锁定。 只有在将 MGT_MGT_CPU 返回至 Ref_Clk 后、此156.25 MHz 功能才会重新运行。

是否可以将 MGT_MGT 更 Ref_Clk 改为其他值?
如果是、我们如何才能正确地做到这一点?

谢谢。

瑞安

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ryan、

    我不知道您为什么看到 PLL 锁定问题。 MGT 参考时钟可以是 PLL 的 M/D 参数支持的任何值、因此如果您在收发器向导中进行更改、它应该起作用。 有时、由于通道速率的改变会强制向导选择 QPLL1 (而 RTL 仍将 QPLL0的锁连接至状态 VIO)、PLL 锁的状态被绑定为"0"、但在您的情况下则不然。

    请上传向导第一个窗格的图像、因为这可能有助于得出一个想法。

    此致、

    艾米特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Amet:

    我们将进行调查、并为您提供所需的屏幕截图。

    谢谢。
    瑞安