This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1255:继续模式下的读数值异常

Guru**** 2381730 points
Other Parts Discussed in Thread: ADS1255
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1388409/ads1255-abnormal-readout-value-in-continue-mode

器件型号:ADS1255

工具与软件:

嗨、团队:

在继续模式读取中使用 ADS1255 ADC 时存在问题。

ADS1255的 fclk 为8MHz、在30Ksps 继续模式下运行。

SPI 读出程序将 DRDY 信号下降沿引用为读出3字节数据。

但是、在我们的测试中读数会随机出错。  

主器件 SPI 是 Tiva SSI 驱动程序代码、我们也测量了 SPI 波形、看上去一切正常。

下图是我们捕获的错误读数。

读出的典型错误看起来像是重复读取的 MSB 字节、并导致24位(3字节)数据错误。

例如:AA BB XX 是 相邻值。

可能喜欢 AA AA BB。  

另一个错误情况是复制的中间字节、如 AA BB BB BB。

虽然我们尝试过一些、但该错误仍然是随机发生的。

1.减少到15K SPS

2.调整 SPI 时钟速率(2MHz ~ 1.6MHz)

我们认为 SPI 读取时序在正确/错误的情况下没有差异、并且应满足 ADS1255规范。

我们认为 fclk 8MHz 和工作设置30Ksps 仍应符合规范。

问题可能是什么、是否有任何暗示?

此致、

Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Paul Chou:

    您在该"坏"帧中看到的情况是数据在中间被重置。 这就是您连续看到0x01h 两次的原因、就像您开始在时钟沿输出数据一样、帧会中断、然后您开始在时钟沿再次输出相同的数据。 因此、您只能看到前两个字节的数据、而 ADC 会将其解释为总共24位数据中只有16位在时钟沿输出。 由于帧未完成、因此 DRDY 行为是不同的。

    您是否在示波器上检查过 SPI 通信信号、以确保它们干净、并且时钟信号上具有很好的尖锐边缘? 不存在干扰吗? 在 ADC 和控制器端都检查、因为 ADC 似乎检测到了导致回读重新启动中间帧的东西

    -Bryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Bryan:

    感谢您的回复和建议。

    我使用示波器测量了 SPI 通信、看起来信号没有问题。

    根据"坏"的帧数据是随机发生的、因此我无法从范围内捕获它们。

    我认为信号质量可能良好的另一个原因是逻辑/协议分析仪屏幕截图的上一篇文章。

    日志数据与我从软件端读取的数据相同。

    这意味着原型分析仪可以识别与 MCU 从 SPI 读取的值相同的值。

    从数据表来看、  在连续模式下、仅发送 SLCKs 来移出 DRDY 低周期中的24位数据。

    这意味着我们可以随时发送24个 SLCK、只需确保其位于 DRDY 低电平周期即可?

    还有其他要求吗?

    谢谢!

    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Paul Chou:

    如前所述、您可能会看到数据回读帧复位在实际24位帧的中间、因此重复了数据。  您还可以看到、与前两个帧相比、第三个帧中的 DRDY 行为不同。 DRDY 是第三帧中的一个小脉冲、指示未检索数据、即您未读出所有24位。

    这意味着需要重置帧、可能是一个瞬态、该瞬态在逻辑分析仪上不可见、但可以使用示波器看到。 当故障发生时、看到这种行为会很有帮助

    此外、在 DRDY 降至低电平后、将 CS 降至低电平所需的时间也在变化、请参阅下图、其中前两个实例非常相似、而第三个实例大得多(以蓝色圈出)。 您的处理器是否在后台运行导致此延迟的其他任务? 我希望从一个转换到下一个转换的行为都非常一致

    -Bryan