[参考译文] ADS5296A：测试图形生成；帧时钟；位时钟

此外、大家还想了解位时钟速率及其与输入时钟的关系。

您好！

在交错模式中、输入时钟为160 MHz。 每个 ADC 转换交替采样上的采样。  

1)帧时钟将是 ADC_Clock 的一半。 在您的用例中、80 MHz 是预期的帧时钟

位时钟与帧时钟之间的关系如下图所示。

我看不到任何问题与寄存器设置. 回答几个问题  

1) 1)您是否在 EVM 或您的定制电路板上尝试过此功能？

2)您是否验证寄存器写入是否正常？ 您可以读取寄存器以验证。

3)是否可以检查所有耗材是否有足够的电流范围。 您可以探测所有电源、以检查它们是否获得预期的电压

4)你看到没有从 DOUT 输出是正确的吗? 是仅在交错模式下出现问题、还是 仅尝试此模式？ 这只是为了理解你的问题。

尊敬的 Sachin：

感谢您的答复和澄清。  

请在下面找到我的答案：

1) 1)您是否在 EVM 或您的定制电路板上尝试过此功能？ 这是我们的定制板。

2)您是否验证寄存器写入是否正常？ 您可以读取寄存器以验证。  --是的,我已经验证了它们,芯片返回的值与我写的相同。  

3)是否可以检查所有耗材是否有足够的电流范围。 您可以探测所有电源、以检查它们是否获得预期的电压 --电压是正常的,当探测,但将验证数据表的电流

4)你看到没有从 DOUT 输出是正确的吗? 是仅在交错模式下出现问题、还是 仅尝试此模式？ 这只是为了理解你的问题。 "那你打算怎么办?" 转换器的串行接口或输出 DOUT？ 我们确实可以从输出中看到一些内容、但它看起来很嘈杂、如果天气不正确、也不会产生噪音。 我尝试更改寄存器25h 上的设置以使用不同的模式。 根据这一点、输出似乎会发生变化、但要确定它的行为是否正常会产生很大的噪声？

 
我的问题是 Test_Patt 0的预期结果： 1 =启用输出为恒定指定代码的模式；确保位 D5和
D6为"0"？ 它将输出一个恒定值吗？ 如果是、我们应该在输出中看到什么预期值？  

谢谢！
Akshit

我还在设置后从 ADC 读取所有寄存器：

地址数据
00h 0
07h 1.
0Ah 0
0Fh 0
14h 0
1通道0
23h 0
24h 0
25H 40.
26h 0
27h 0
29h 0
2Ah 0
2Bh 0
2Ch 0
2Dh 0
2Eh 0
2Fh 0
30h 0
31h 0
32h 0
33h 0
34h 0
35h 0
38h 0
40h 8000
42h 44.
45h 0
46h 8208.
10小时210
51h 543.
第七十六章
53h 567
54h 234.
55h 1.
5Ah 3.
5Bh 0
5通道5.
5Dh 1
5Eh FE5
5Fh FFE
60H 49.
61h 3.
62h F4E
63h FFC
64h 27C.
65h 400
66h 3.
67h 0
68h 5.
69h 1.
6Ah FE5
6Bh FFE
第49章
6Dh 3.
6Eh F4E.
6Fh FFC
70h 27C.
71h 400
72h 3.
73h 0
74h 5.
75h 1.
76h FE5
77h FFE
78h 49.
79h 3.
7Ah F4E
7Bh FFC
7通道27°C
7Dh 400
7Eh 3.
7Fh 0
80h 5.
81h 1.
82h FE5
83h FFE
84h 49.
85h 3.
86h F4E
87h FFC
88h 27C.
89h 400
8Ah 3.
8Bh 0
8通道5
8Dh 1
8Eh FE5
8Fh FFE
90h 49.
91h 3.
92h F4E
93h FFC
94h 27C.
95h 400
96h 3.
97h 0
98h 5.
99H 1.
9Ah FE5
9Bh FFE
9通道49.
9Dh 3.
9Eh F4E.
9Fh FFC
A0h 27C.
A1H 400
A2H 3.
A3h 0
A4h 5.
A5h 1
A6h FE5
A7h FFE
A8h 49.
A9h 3.
Aah F4E.
ABH FFC
ACH 27C
第400章
AEh 3.
AFH 0
B0h 5.
B1h 1
B2h FE5
B3h FFE
第四十二章49.
B5h 3.
B6h F4E
B7h FFC
B8h 27C.
B9h 400
第83章
F0h FFFF

这里我没有介绍 F0h 为何是 FFFF。 我尝试了通过其他寄存器显式写入"0"。 此外、其中一些值是非零值、我甚至不会更改这些值。 示例是寄存器42h、它是44h、而不是0。

我所说的 dout 是 outx_p/outx_n。 您如何看待输出？  在每个输出引脚中,一个样本的12位是连续的。 因此、您需要通过组合这些来构造一个12位值。 在斜坡模式下、这12位值将以线性方式递增。

Test_Patt 0： 1 =启用输出为恒定指定代码的模式；确保位 D5和
D6为"0"？

这意味着在寄存器25中 bit5和 bit6应该写为零。 这将提供常量代码测试模式。

加电时、一些寄存器值设置为1、因此您可能会在某个寄存器中看到非零值。

寄存器 F0 MSB 在数据表中被称为外部基准模式。 如果不提供外部引用、则此值必须为零。 您已经尝试将0写入 F0h 并获得 FFFFh。 不能预期 MSB 位为1、因为您没有将其设置为1。 您能否查看 您的 SPI 协议？ 当您写入此寄存器时,您可以探测 SPI 线以查看所有内容是否符合预期。

我在另一端使用 FPGA 来采集数据、并连续收集数据并将其构造为12位。 我还在探测输出以查看它是否呈线性递增。  

常量代码是什么意思？  

根据数据表、几乎所有寄存器在复位后默认设置为"0"。 那么、不确定为什么某些寄存器在读取时不为零？ 我的串行接口好像工作正常、可以读取我写入的内容。  不过、我会重新检查一下。  

Akshit、

 如果使 TESTPAT0 ( 寄存器25h 中的位 D4)、则 bit_Custom1寄存器编程值将出现在输出端。

可以有一些只读寄存器。 即使您写入0、它也可能不会反射回来。 但在您的案例中、即使数据表中提到的寄存器也显示1、即使您没有将其编程为1。

例如1) F0h MSB 位  2) 42h 位6

请再次检查您的 SPI。

尊敬的 Sachin：
对延迟响应深表歉意。 我已经验证 SPI 写入和读取没有问题。  

但我确实发现、AMD/Xilinx 的 ISERDES 基元需要以特定方式使用时钟。 更改其周围的逻辑后、我可以获得斜坡测试图形。  

我的另一个问题是、如果我要使用  bit_Custom1寄存器、这是适合该寄存器的写入权限吗？  

- 00h：0001h
- 00h：0000h
- 07h：0001h
- 26h: 0000h
- 40h: 8000h
- 45h: 0000h
- 46h: 8208h
- 25h：0111h

或者

- 00h：0001h
- 00h：0000h
- 07h：0001h
- 26h: 0040h
- 40h: 8000h
- 45h: 0000h
- 46h: 8208h
- 25h：0111h

或者

- 00h：0001h
- 00h：0000h
- 07h：0001h
- 26h: 0040h
- 40h: 8000h
- 45h: 0000h
- 46h: 8208h
- 25h: 0113h

如果26h 寄存器的值为 x0000、值为 x0040、您知道预期的值是多少吗？  

谢谢你

是的、这些寄存器仍然无法正确读取。 因此、我认为这不是我的 SPI 总线。 因为我写入的内容是我可以正确读回。 作为一个示例、我将8020h 写入寄存器42h、并读回8020h、同时我看到 LCLK 的相位发生变化、这与数据表相匹配。 只有一些寄存器未提供默认值、那么应该提供默认值。  
 

好的、明白。  

尊敬的 Sachin：
继续本主题、如果 ADC 处于交错模式、我想了解为 OUT1和 OUT2启动斜坡模式测试时的输出格式是什么？

OUT1和 OUT2将提供相同的输出、或者一个优先于另一个。 示例：out1 = x"001"、Out2 = x"001"或  Out1 = x"001"、Out2 = x"002"。

谢谢！

我还想了解外部同步信号及其使用方法？

它是否需要1个时钟宽？ 它可以是连续的吗？ 它是输入频率的两倍吗？

启用 寄存器25h 的 TP_HARD_SYNC 位15的顺序是什么？ 它需要切换一次吗？ 或者它一直是高电平？

尊敬的 Sachin：

感谢您的答复。  

我有5个 ADC、每个 ADC 以160MHz 的频率运行。 我为所有 ADC 提供了脉宽为40ns 的同步选通。 同步之间允许多长时间的延迟？ 提供同步后、ADC 好像没有同步？ 在几个 ADC 中、为了获得稳定的数据、我必须通过写入寄存器42h 来调整 LCLK 的相位。

此外、OUT1和 OUT 2提供相同的输出、而不是一个是 n+1、而不是其他。  

下面来自数据表。 您是否关注此内容？  

同步 ADC 采样时间点(非交错模式)

请注意、在非交错模式下、SYNC 不能用于跨器件同步 ADC 采样时间点。 单个器件内的所有通道同时对模拟输入采样。 为了确保两个器件的通道同时对模拟输入采样、输入时钟必须以相同的长度路由到这两个器件。 这种布局可确保输入时钟同时到达两个器件

是的、我们也处于交错模式。

测试图形是否以交错模式工作？  
当 ADC 处于交错模式时、斜坡模式的 OUT1和 OUT2上的预期输出样本是多少？

我的 ODD/EVEN_SEL reg 为 x" 8000 "。 提问的原因是因为我没有看到 OUT1和 OUT2交替。 它们是相同的值。  

谢谢！

您是否还可以提供在交错模式下运行斜坡测试图形所需的所有寄存器写入？请提供写入寄存器(包括 SYNC)的序列。

您好！

表55. Interleaving Mode (交错模式)说明了如何将设备置于交错模式。  您也应该写入 en_interleave 位。

您能否分享您的注册设置？ 我可以将其审阅一次

图97显示了 插入测试模式的位置,通过它,我们可以看到,在交错模式下,两个输出应该给出相同的值。

尊敬的 Sachin：

这是我的寄存器设置。  

00h：0001h
00h：0000h

07h：0001h
40h：8000h
42h：8040h

46h：8208h

25h：0013h
25h：8013h

因此、我在这里得到的是、在测试模式下(无论是否交错)、输出上的值都将相同。 但当不处于测试模式模式时、我们应该预计 Out1 = N 并且 Out2 = N+1、依此类推？

请告诉我您对寄存器设置的看法以及您是否想要更改或尝试其他做法。

是的, 当不在测试模式模式下时,我们应该预期 Out1 = N 和 Out2 = N+1