This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS8471:CONVST 抖动规格:为什么最大为10ps?

Guru**** 2385000 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1404270/ads8471-convst-jitter-spec-why-is-it-10-ps-max

器件型号:ADS8471

工具与软件:

这是一款1MSPS ADC。 数据表中规定"边沿抖动"必须最大10ps

1) 1)我不确定"边缘"抖动意味着什么。  这是周期间抖动吗?  我假设它的含义如下所示。

2)为什么这是紧? 10ps 是10ppm 的1 MHz。 看起来您可以以任何自己喜欢的最高1MSPS 的速率触发 CONVST、那么该抖动为何很重要?   我甚至不知道它与 SNR 有何关系;我不确定计算是否正确、但我认为在100kHz 下保持>93dB 的 SNR 仍然只意味着100ps 抖动。

我想对 CONVST 使用硅振荡器等简单的器件、但这些器件的抖动要高得多。 如果我使用具有100 ps 抖动的时钟、实际的性能影响是什么?

关于数字输出、我还有一些其他问题、但由于这是另一个主题、因此我会 重新提出一个问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Adam、

    感谢您的提问。 我能想到的唯一一件事是更大的抖动可能会影响 ADC 一致采样的能力、这进而可能影响性能。 遗憾的是、由于这是一款较旧的器件、我拥有的信息有限。

    此致、
    Samiha

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Samiha。  感谢您的答复。

    在这种情况下、您是否有使用该部件的示例电路板/构建包括其 BOM、以便查看使用的时钟源?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Adam、

    由于此 ADC 没有 EVM、因此我无法共享基准 BOM。 但是、我们有一个 SNR 与抖动 Excel 计算器工具、可用于展示在使用抖动为100ps 且输入信号为100kHz 的时钟源时 SNR 降级- SNR 将从所需的93dB 降低至84dB:

    抖动规格为 1 Σ RMS 抖动、而非峰峰值。 许多基于晶体的振荡器可满足此要求。 注意:对于我们的精密 ADC 产品系列、孔径抖动可能会被忽略。 该参数实际上仅对我们更高速的 ADC 产品系列很重要。

    我使用的 Excel 计算器链接如下:

     e2e.ti.com/.../PADC-Jitter-and-SNR-calculator.xls。

    我希望这对您有所帮助!

    此致、

    Samiha

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、这很有帮助。 谢谢你。