This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS131M02:数据就绪中断不在正确的频率发生

Guru**** 2383650 points
Other Parts Discussed in Thread: AMC131M02, ADS131M02
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1419097/ads131m02-data-ready-interrupts-do-not-occur-at-the-right-frequency

器件型号:ADS131M02
主题中讨论的其他器件:AMC131M02

工具与软件:

您好!

我能够成功读取 ADC 值。 但是、我没有在数据表中看到正确的数据速率频率。 这里是有关我的设置的一些背景信息。

我已将 CLKIN 频率设置为5.102MHz。 选择这个时钟背后的想法是将数据速率同步到我们运行在39.86KHz 的 ISR。 OSR 为64时、数据表中的公式为:
数据速率=(CLKIN /2 * OSR)=(5.102/2 * 64)= 5.102/128 = 39.86Ksps。  

不过、我们看到 DRDY 中断随意发生。 我看到第一个中断输入为95.31KHz、第二个中断输出为68.87KHz、并且此模式会重复。 ADC 已正确设置为16位模式和64 OSR。  

但是、如果我将 OSR 更改为128并将 DRDY_FMT 位设置为1或0、则中断正确地在我所需的频率发生:

那么数据速率实际上是否= CLKIN / OSR? 请澄清。 我在这里做什么错了吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dheeraj

    您的输出数据速率计算结果是正确的。 您共享的这些时序图之间的区别在于、第一个时序中的/CS 在下一个/DRDY 脉冲到达后保持低电平。 您是否会通过检查/DRDY 的下降沿来从 ADC 读取数据?

    BR、

    戴尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dheeraj

    我还想补充一些其他细节。

    在读取转换数据时、DRDYn 引脚指示被"阻止"。 我假设您在第一个图表中读取转换数据。 这就是您从两个 ADC 通道读出数据后看到 DRDYn 引脚高-低转换的原因。
    理想情况下、您应该在下一个转换结果完成前读取转换数据。 在第一个图中、读取数据的速度慢于转换周期。

    我还想向您介绍 DRDYn 引脚行为的说明、当前该说明仅在 AMC131M02数据表的"8.5.4 ADC 输出缓冲器和 FIFO 缓冲器"部分中介绍。 我们也会在下一修订版中将此信息添加到 ADS131M02数据表中。

    此致、
    Joachim Wuerker

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    很抱歉响应延迟。 我们正在尝试探测 CLKIN、以确保它是正确的。 其频率似乎是频率的2倍(5.102 * 2 = 10MHz)。  

    数据速率变为原来的两倍。 在我们修复它之后、数据速率会按预期运行。 感谢您一如既往的帮助。

    此致、
    Dheeraj