请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC3444EVM 主题中讨论的其他器件：ADC3444
工具与软件：
您好！
我们将 ADC3444与 ZCU102一起使用、RTL 工作在 Xilinx Vivado 2018.3中完成。 我们已实现并成功仿真了正常运行的 RTL 代码。
我们将基于 DCLK 生成所有时钟。 但是、在以100MSPS 运行 ADC 和使用斜坡测试图形进行测试时、我们可以观察到某些位在少量时钟内错误切换、通常在单个帧时钟内。 因此、我们会在斜坡输出中观察到干扰。 但是、如果我们使用90Msps 采样率、则斜坡数据是连续的、没有任何位干扰。 这是我们遇到的一个问题。
第二个问题出现在我们 使用125MSPS 采样率时。 我们还在更改采样率时在 MMCM 中更改相应的时钟速率。 在 125个采样率下使用斜坡模式进行测试时、我们注意到连续样本的值不同、为4。 我们不确定这种差异是否是由于此采样率下的图形生成造成的、或者是否存在样本丢失现象。 值得注意的是、该问题在100MSPS 采样率下不明显。
这2个问题 会在所有通道中观察到。
非常感谢您协助诊断这些问题。
此致。
