This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC63002:使用 DAC63002的外部基准

Guru**** 2419260 points
Other Parts Discussed in Thread: DAC63002

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1436278/dac63002-using-an-external-reference-with-the-dac63002

器件型号:DAC63002

工具与软件:

我通过将外部基准连接到 DAC63002来使用它。 通过 SPI 通信发送信号。

正常情况下、DAC63002的外部基准几乎没有电流消耗。 然而、SPI 通信错误会间歇性地发生(SYNC 信号在整个一个周期中变为低电平)、此时会出现问题。

当发生 SPI 通信错误时、电流从外部基准流向 DAC、从而导致基准电压波动。

我认为原因是外部基准和 DAC 内部基准之间发生冲突、因为 DAC 因通信错误而停止工作。 是否有办法解决此问题?

最好的方法是防止通信错误本身发生、但在当前的使用环境中很难完全消除该错误。

而且如果 DAC 输出短时间下降、不会对整体运行造成任何重大问题。 然而、必须防止基准电压的波动、因为它会影响产品处理的整个信号。

是否有办法通过修改电路或修改 DAC 设置参数来防止电流从外部基准流向 DAC?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yeongbin、您好!  

    即使发送正常的 SPI 事务、您也会看到外部基准的波动吗? 或者仅在发生 SPI 通信错误时? 能否提供有关该错误的更多详细信息? 当 SYNC 变为低电平时、数据总线 SDI 上是否有任何切换?  为了建议一个补救措施、我需要了解为何参考首先会看到这个问题。  

    您是否将电容器连接到基准引脚、VDD 和 CAP 引脚?

    此致!

    Katlynne Jones

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Katlynne:

    感谢您的答复。

    发送正常 SPI 事务时、不会发生基准电压波动。

    如下图所示、在正常情况下、SDI 发送后、SYNC 信号仅在短时间内变为低电平、然后立即恢复为高电平、并且在此期间基准电压也保持在2.5V。

    但是、SYNC 信号会间歇性在一个周期(4ms)内变为低电平、此时2.5V 基准电压也会下降。

    我确认的是、此时有大量电流从2.5V 基准流向 DAC 的 VREF 引脚 (正常情况下、几乎没有电流流向 VREF 引脚)、因此、基准电压无法保持2.5V 电压并降至以下。 而当 SYNC 信号恢复正常时、基准电压也恢复到2.5V。

    当 SYNC 信号像这样下降时、SDI 信号将继续正常发送。

    对于电容器、0.1uF 连接到基准引脚和 VDD 引脚、1uF 连接到 CAP 引脚。

    如果还有其他需要检查的内容、请告知我。

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yeongbin、您好!  

    示波器上的蓝色和粉红色迹线是什么? 蓝色迹线上的噪声是多少?

    您是否知道 SYNC POST 不正确的原因? 当发生输出骤降时、您能够测量所使用的基准 IC 的电压供应吗?  

    此致!

    Katlynne Jones  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Katlynne:

    粉色迹线是单独添加的测试引脚信号、用于检查 SYNC 信号是否正常。 换言之、它与同步信号是相同的信号。 蓝色迹线是连接到另一部分的 I2C 通信信号。

    从上面的结果可以看出、在 I2C 通信正在进行时、同步信号骤降可能会出现、但即使在我们关闭 I2C 通信之后、同步信号骤降仍会发生、并且基准电压继续在同一时序波动。

    我们找不到导致同步信号下降的原因。 但是、我们还想了解的是、为什么在发生同步信号骤降时、电流流入 DAC 的 VREF 引脚? 当发生 SYNC 错误时、VREF 引脚似乎在内部连接到另一个节点、例如 GND 或内部基准。

    即使发生 SYNC 信号错误、是否有办法防止电流流向 VREF 引脚?

    3.3V 电压连接到基准 IC 的电源电压、并且已确认即使基准电压波动、3.3V 电压也会保持不变。

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     Yeongbin、您好!  

    我会尝试在我的设置上重新创建这个、但很奇怪、在 SYNC 变为低电平时、通过正常的 SPI 写入、DAC 没有看到这个问题。 如果出现相同的行为、我将让您知道。  

    DAC 是否是您的电路中与基准相连接的唯一器件? 您可以再尝试两次测试吗?

    1.从 DAC 上断开基准并等待不正确的同步脉冲。 您仍然看到奇数参考行为吗?  

    2.保持基准电压的连接状态、并从 DAC 上断开 SYNC 线路。  当发生不正确的同步脉冲时、您是否仍然看到奇基准行为?  

    我仍然不明白问题来自哪里、无法提出建议来防止出现这种情况、因为 DAC 不应出现这种行为。 我现在唯一提出的建议是在基准引脚上添加一个更大的旁路电容器或者缓冲基准输出、以减少额外基准电流的影响。  

    此致!

    Katlynne Jones

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     Yeongbin、您好!  

    您还能分享一下 DAC 和基准电路的原理图吗?   当我将 SYNC 引脚接地时、我只看到基准电流变化了大约100nA。 您是否知道在正常运行和不正确的同步脉冲期间、从基准拉取了多大的电流?  

    我不希望100nA 的电流会影响您看到的基准电压输出。  

    此致!

    Katlynne Jones