工具与软件：
尊敬的 E2E 支持部门：
我正在寻找有关可为 AFE58JD48指定的 PRBS 输出模式的更多详细信息。 具体而言：
种子是什么(TX_TRIG 上的初始值)？
什么是过渡位计算(从采样到采样)？
当 LVDS 串行器处于14位模式时、23的哪些位是输出的？
感谢您的帮助、
此致、
Steve C
尊敬的 Sachin：
我等待了几天的回应,而我进一步检查我看到的数据。 我在 FPGA 中实现了"预期数据"电路、以便根据您的响应测试传入的 AFE 通道数据、但我看到这种模式存在异常。 这不仅适用于 PRBS 图形、而且适用于器件处于14位模式时的斜坡图形。 在这两种情况下、它似乎都与内部模式(Ramp[15]或 PRBS[15])的位[15]的转换有关。
我99.9%确信我没有反序列化或数据完整性问题。 如果我选择实际的 AFE 数据而不是测试图形、则不会指示位错误。 数据看起来符合预期。 此外、我使用的解串器设计在使用 AFE5808A 的情况下已成功运行了十多年。 这就是我最初在 AFE58JD48中使用14位数据的原因。 我还以相对保守的40MSPS 采样率运行。 我计划提高时钟速率、这就是为什么我要使用 PRBS 模式的原因。 在所有情况下、多个 PCB 上多个 AFE 器件的所有16个通道中的模式异常都是一致的。
我们从斜坡模式开始、因为这是最简单的情况。 斜坡在 AFE 内部为16位、因此在14位模式下、我应该会在4个连续样本上看到每个代码、每64K 个样本重复一次。 除了从0x1FFE 到0x1FFF 到0x2000的14位转换、该值仍然为 true。 我持续获得以下内容： 0x1FFE (4个样本)、然后是0x1FFE (6个样本)、接着是0x2000 (2个样本)。 然后它会正确返回到4个样本/值、直到再次达到0x1FFE。 我修改了我的"预期数据"电路以预计这种异常情况、它可以运行一整天而不会看到变化。
对于 PRBS-23图形、我先来演示一下对 LFSR 结构的解释： 
我的 VHDL 如下所示：
有一个电子表格、其中显示了我从 FPGA 内部逻辑分析仪导出的预期和实际通道读数。 我可以单独发送、而不是将其列入讨论论坛。 看起来、与简单的 LFSR 反馈相比、图形数据中的数据调整要多得多。
您能否验证我对 PRBS-23预期数据结构的解释、以及是否还能验证是否没有基于某种"符号"位确定的其他数据操作。
感谢您的帮助、
Steve Claffey
