请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:DAC7311 工具与软件:
早上好、
我需要在原理图上使用多个 DAC、但我只有一个可用的 SPI 总线、因此我会为每个 DAC 使用差分 CS 引脚。
当 SYNC 信号在16个时钟后置为高电平时、输出是否保持其电平 ?
我需要在电路板上同时具有多个级别。
此致、
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Estelle、您好
以下是器件的时序图:
例如、DAC0的 SYNC 在16个时钟内被拉至低电平、然后被拉至高电平。 DAC0将根据16位数据更新输出电压并保持该电平、直到发送新命令。 如果 DAC1的 SYNC 在16个时钟内被拉低、DAC1的输出将保持不变、而 DAC1 DAC0 将根据16位数据更新输出电压。
DAC7311是一款单通道器件。 您还可以考虑在一个器件中使用具有多个输出通道的 DAC、以减少所需的外部同步信号数量。
此致!
Katlynne Jones