This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TI-JESD204-IP:ADC09SJ1300

Guru**** 2386610 points
Other Parts Discussed in Thread: ADC09SJ1300
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1469422/ti-jesd204-ip-adc09sj1300

器件型号:TI-JESD204-IP
主题ADC09SJ1300中讨论的其他器件

工具与软件:

您好、专家。

在以下条件下尝试子类0操作时、遇到了一个无法查看 ADC 数据的问题。 也许 TI-JESD204C-IP 不会生成 LMFC。

  • ADC:ADC09SJ1300 μ⇒子类0 (不使用 SYSREF)
  • TI-JESD204C-IP:release-v1.10-latest⇒subclass 0 (不使用 SYSREF)
  • FS=1250Msps、JMODE11 (4通道、9位、8B/10B)、flinerate = 5Gbps (= 4 x 1250M)

请告诉我两件事。

  1. 如果 ADC09SJ1300和 TI-JESD204C-IP 都是子类0 (不使用 SYSREF)、则 flinerate=5Gbps 是否正常工作? 这种情况是否受支持? 或者您是否需要保持 flinerate≦3.125Gbps?
  2. 此外、ADC 数据表的表8-9中指出:"不支持、但子类1发送器与子类0接收器兼容。"
    这显示出什么情况? 这是否意味着 ADC=子类1 (使用 SYSREF)和 IP=子类0 (不使用 SYSREF)的组合是可接受的?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我还可以向您发送 ADC 和 FPGA 方框图。 如果您不介意、我会给您发送一封单独的电子邮件。
    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Mitsuo:

    是、此行速率有效、您已正确计算。

    是的、这意味着您可以在子类0中使用 FPGA 接收器运行子类0中的 ADC JESD 链路(不使用 sysref)。

    此致!

    Eric

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Eric、您好!

    感谢您的答复。

    根据您的回复、ADC09SJ1300可以在不使用 JESD204A 标准等 SYSREF 的情况下实现=5Gbps 的通道速率。

    但是、我们不知道问题的原因、所以如果有时间、我们将继续处理。

    谢谢你。

    Mitsuo