• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 74 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI86：使用 DSI CLK 与基准 CLK

admin
Guru**** 2380860 points
Other Parts Discussed in Thread: SN65DSI86, CDCEL913
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1496411/sn65dsi86-use-dsi-clk-vs-the-ref-clk

器件型号：SN65DSI86
主题中讨论的其他器件： CDCEL913

工具与软件：

您好！

我们目前正在考虑将我们自己的时钟发生器用于 LVDS 至 eDP 桥接器 SN65DSI86。

现在我们有哪些优缺点？ 这个问题专门针对通过 DACP/N 通道(而不是 refclock)馈送时钟是否存在缺点？

CDCEL913芯片安装在评估板上、但是它具有3个输出并且可进行编程。 标准版本不需要这些功能。

对于初始原型设置：可以在此处使用一个简单的4引脚振荡器吗？

对于块的 refclock、Pages TI 推荐的内容是什么？

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    SN65DSI86的时钟源来自两个时钟源之一：REFCLK 引脚或 DACP/N 引脚。 在 EN 的上升沿、GPIO[3：1]的采样状态以及 REFCLK 引脚上的时钟检测用于确定该时钟的时钟源和频率。 DSI_CLK 往往具有比基准时钟更差的抖动性能。 使用 DSI_CLK 时、根据其抖动性能、它可能会影响视频性能。  

    在 DSI86 EVM https://www.ti.com/lit/ug/sllu204/sllu204.pdf 上、 我们使用27MHz 晶体振荡器、器件型号为 ABM8-27.000MHZ- 10-1-U-T

    谢谢

    David