This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1494793/thvd1439-communication-waveform
工具与软件：
大家好！
我有关于 THVD1439的问题。 是否需要上拉 A (6引脚)和下拉 B (7引脚)？
下面是每个端子被上拉和下拉时的波形。 波形将是正常的。
以下是从每个端子移除上拉和下拉电阻器时的波形。
移除 A 端子上拉电阻后、波形会变暗。 您知道原因吗？
此致、 Ishiwata
RS -485是差分总线。 只有差异 A−B 很重要。
仅当总线上有一些接收器没有失效防护输入时、才需要失效防护偏置电阻器。 (THVD1439和所有其他现代收发器均具有失效防护输入。)
尊敬的 Ishiwata：
你可以参考克莱门的评论。 在总线空闲时或总线上的接收器没有内部失效防护保护功能时、添加这些电阻器有助于消除噪声。
如果您移除外部电阻器并禁用驱动器(DE 低电平)、差分总线上不再有任何偏置。 因此、当驱动器被禁用时、A/B 节点将通过寄生路径向空气中泄漏电荷或泄漏电流。 这看起来像缓慢的 RC 放电、就像您在波形上显示的那样。 基本上从 A/B 节点来看、"R"看起来非常大、因此波形比较慢。
如果存在外部电阻器、RC 放电会更快、具体取决于您选择的电阻器值。
-鲍比
感谢您的回答。
我知道当 DE 为低电平时、差分总线没有偏置、因此 RC 放电需要更长的时间。
上拉和下拉是缩短放电时间的方法吗？ 还有其他方法吗？
当 A 和 B 的放电状态相同时、慢放电不是问题。请展示计算出的 A−B 的示波器轨迹
克莱门斯是正确的。 如果您关心的是 R 引脚、看起来它可能看到干扰、那么您应该看看您是否可以在示波器上找到 A-B 数学的示波器截图、以了解此信号是否出现干扰。
除了使总线负载更轻之外、我真的不知道还有其他任何方法可以做到这一点。 这是一个 RC、因此要么更改 R (没有外部上拉和下拉电阻无法更改)、要么更改 C (即电缆长度)
