工具/软件：
您好 Evan、
我为这一个打开了一个公共线程。
(+) DP83867IR：软件复位后的异常行为-接口-内部论坛-接口-内部- TI E2E 支持论坛
因为我要休假一段时间、所以我把讨论的内容公开、让任富联络。
目前我们有两个申请：
1. 我们是否得到了反馈检查上升时序规格。 与设计团队合作？
2.如果我们将 EVM 重新设计为0.1uF / 1uF、测试结果如何？
另外、对于仁孚、请您帮助解决以下两个问题：
1.是否有0.1uF 的示波器？
2.您还能否分享有关通过 MDIO 读取 PHY 寄存器的故障症状的更多详细信息、但以太网和 LED 的功能异常？
只有链路连接失败吗？在不同通过/失败的情况下读取寄存器转储时、寄存器配置是否有任何差异？
谢谢。
我们在此处通过 E2E 进行讨论。
Matt 的答复：
连接了 10k Ω+ 0.1uF 的复位波形。
尊敬的 Evan：
只有有问题的 PHY 不会出现在 MDIO 总线上；其他 PHY 功能正常。 我认为在这种情况下 MAC 是可以的。
Linux 中会显示以下消息：
am65-cpsw-nuss 8000000.ethernet: phy /bus@f4000/ethernet@8000000/mdio@f00/ethernet-phy@1 not found on slave 2
谢谢、
Sean
您好 Sean、Renfu、
我在 DP83867EVM 上以以下上升时间~40ms 进行了测试、超过100次下电上电、并且在寄存器访问或链接方面未发现任何问题：
因此、我认为您的问题取决于 MAC 侧。 当 SoC 初始化 MDIO 总线时、是否存在与复位时序相关的任何问题？
在失败的情况下、您是否可以尝试使用 phytool 或 MDIO-TOOL 手动读取寄存器？ 我想知道寄存器访问失败是否特定于 MAC 函数、或者任何寄存器访问尝试都会失败。
谢谢您、
Evan
尊敬的 Evan：
我们发现、该问题可能是由于 PHY 错误地锁存其地址而导致的。
由于 PHY0 (PHY 地址0) 正常工作、因此 MDIO 工作正常。 以下是 PHY1 (PHY 地址1)未出现在 MDIO 总线上的故障情况。
附加的 MDIO.CVS 文件包含 MDIO 总线上的消息
随着我们加快 RESET 上升时间、两个 PHY 都正常运行。 以下是供您参考的锁存时序：
在加快复位上升时间可以解决我们的问题的同时、我们有点担心 PHY 地址锁存器时序是否符合预期的规范。
谢谢、
Sean
您好 Evan
我们在 EVM 上看不到问题。 可能是因为它只有一个 PHY 并且地址设置为默认值(地址0)？
我尝试 在 MOXA/uC-2222A 单元上捕获波形。 您能帮助我验证时序是否符合规格吗？
我们在设计中使用地址0和地址1、因此我只在 wavefrom 上捕获 RX_D0。
RESET_N 上的 R = 10k Ω、C = 1uF
R = 10k Ω、无电容器。 约为7000
尊敬的 Renfu：
相对于我之前的答复、我怀疑867EVM 不会遇到此问题、因为没有 MAC 连接到 RX_D[...] 影响锁存输入引脚电压的线。
[引述 userid="645057" url="~/support/interface-group/interface/f/interface-forum/1483733/dp83867ir-follow-up-for-abnormal-soft-reset-issue-of-phy/5713395 #5713395"]我们在设计中使用地址0和地址1、因此我只在 wavefrom 上捕获 RX_D0。
[/报价]其他地址配置(RX_D2/RX_D4)可能会在启动时受到 MAC 的影响、但 PD 在这些引脚上没有 PU/MAC 的可能性较小。 您能否分享完整的原理图以供我进行审核(可以发送电子邮件至 e-mayhew@ti.com 以供私人分享)。
根据共享的波形、两个 PHY 看起来搭接至地址0：
对于用于地址1的 PHY、是否可以调整 MAC 侧以保持 RX_D0 = 0.165 x VDDIO (模式2)、直到复位为高电平+ 120ns？
谢谢您、
Evan
尊敬的 Evan：
我已通过电子邮件向您发送了 PHY 原理图以供您参考。
下图显示移除了0.1uF 电容器以用于测量。
根据功能和协议检查、可以正常检测地址1。
1. 释放复位信号后、您认为是否仍存在锁存时序问题？
2.在锁存后、RX_D0信号由 PHY 控制、正确吗？
尊敬的 Renfu：
抱歉、我给图表贴上了误导性的标签。
当 RESET_N (V)> VIL (0.7)时、会发生配置(strap)锁存。 这显示了 PHY 地址0x1的示波器 HOT 和更快的复位范围中 RX[D0]="1"的采样点。
对于较慢的复位情况、请共享此区域的放大捕获图：
我想确认在 RESET_N (0.7V)+ 120ns 之前、RX_D0是否被驱动为低电平。
[引述 userid="645057" url="~/support/interface-group/interface/f/interface-forum/1483733/dp83867ir-follow-up-for-abnormal-soft-reset-issue-of-phy/5717062 #5717062"]1. 释放复位信号后、您认为是否仍存在锁存时序问题？
2.在锁存后、RX_D0信号由 PHY 控制、正确吗？
[/报价]1)在较慢的上升时间情况下、这是可能的。 我需要使用更短的时间标度来查看故障案例、以了解准确的采样点。
2)正确的是、RX_D0将在自举锁存后由 PHY 驱动。 不过、在这一点之前、线路上的其他器件可能会影响采样电压。
通过查看原理图、R350和 R145上填充了哪些电阻器值、地址= 0x1？
谢谢您、
Evan
您好 Evan
当 R = 10k Ω 且 C = 2.2uF 时
对于较慢的 RESET 上升时间、在 RESET_N (0.7V)+ 120ns 时序时不会发生锁存操作。
当复位电压约为1V 时、在锁存过程中、RX_D0中会出现振荡。 
当 R = 10k Ω 且 C = 100pF 时
RX_D0可在 RESET_N (0.7V)+ 140ns 时序下锁存、地址检测和 PHY 链路功能正常。 
通过查看原理图、R350和 R145上填充了哪些电阻器值、地址= 0x1？
=> R350和 R145 不是填充、将地址设置为00000 (PHY 端口1)
=> R138上拉10k Ω、D148下拉2.49k Ω、将地址设置为00001 (PHY 端口2) 
尊敬的 Renfu：
=> R350和 R145 不是 stuff、将地址设置为00000 (PHY 端口1)
=> R138拉高10k 欧姆、D148拉低2.49k 欧姆、将地址设置为00001 (PHY 端口2)
这对于预期的搭接是正确的、感谢您确认。
上电期间 MAC 是否连接到 RXD0线路？ 如果可能、请从 PHY 到 MAC 移除 RXD0连接、以确认 MAC 是否在复位期间引起这些振荡。 这些振荡可能会导致意外的 strap 配置值被锁存。
谢谢您、
Evan
我已经切断了 SOC (MAC)和 PHY 之间的 RX_D0路径。 发现 PHY 在复位期间引起了这些振荡。
通道2是 SOC (MAC) RX_D0、可保留原始 R138上拉10kΩ 电阻器和 D148下拉2.49kΩ 电阻器。
通道3是 PHY RX_D0。 由于原始路径被切断、我添加了一个连接到3.3V 的上拉10kΩ 电阻器。
您好 Evan
您可以找到 RXD0上的12.5 MHz 切换信号相关信息
根据切断 SoC (MAC)和 PHY 之间的 RXD0路径的结果、切换波形仍然存在。
这是否表明噪声源自 PHY？
您好 Evan
我进行了几个实验、但 RX_D0上仍然存在切换信号。
-移除二极管(最初将 CPU 连接到 Phy ),同时仅保留10kΩ 电阻器和1µF 电容器在 Phy 复位路径上。
-通过短暂地将 RESET 短接至 GND 手动生成一个低电平脉冲。
-将 PHY 的电源更改为外部电源。
RX_D0布线在 RX_D1和 RX_CLK 之间路由。
我尝试将 RX_CLK 信号短接至 GND、但切换信号仍然存在。
RESET 引脚附近没有高频信号。
尊敬的 Renfu：
感谢您分享测试数据。
回到最初的问题、我注意到通过/失败情况下 MDIO 波形有一些差异：
PHY1无响应：
PHY1响应：
在这两种情况之间、占空比和频率似乎会发生变化。 据我所知、我们重点讨论了由于这种 RX_D0切换可能导致的 Strap 配置问题、但我也想排除 SMI 上的任何时序违例：
对于通过/失败的情况、您能否帮助确认是否满足这些时序要求？
谢谢您、
Evan
尊敬的 Evan：
我检查了故障单元上的 MDIO 信号、
无论复位信号的上升速度是快还是慢、时序看起来都相同。
Ch2：MDC
CH3：MDIO
输出 
发生正转换 
