This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1557987/sn65hvd63-single-power-supply-usage
工具/软件：
您好、
只要我们对电源输入使用兼容电压范围以及建议的去耦电容和布局指南、如果我们使用同一电源为 VL 和 VCC 供电、是否会出现任何问题？
谢谢你
99%是问题。 如果电源轨有噪声、它可能会影响器件的集成有源带通滤波器的性能、该滤波器旨在抑制 2.176MHz 处的噪声并解调信号。 VL 侧数字 I/O 的开关瞬态可耦合到由 VCC 供电的敏感模拟电路中。 这些瞬变会导致电源纹波、进而影响模拟功能、比如接收器解调的精度。
建议： 在电源和芯片的去耦电容之间放置一个与 VCC 轨串联的铁氧体磁珠。 铁氧体磁珠可有效滤除兆赫兹频率范围内的噪声。
在尽可能靠近 VL 和 VCC 引脚的位置并联添加多个具有不同容值的去耦电容器。 这可以在更宽的频率范围内降低电源的阻抗、从而有助于消除高频瞬态电流。
使用实心接地层来更大限度地减小串联电阻和电感。 将电源网布线为宽布线或平面、以增加其到接地平面的互电容
您好、Matthew、
Sunilbhai 正确。 另外需要注意的是、VL 和 Vcc 需要处于建议的运行条件内、才能将它们连接在一起。
VL 主要用于 TTL 逻辑电平、并为这些引脚的 VOH 供电。 VCC 是两者中更重要的一个、因为它为内部 CMOS 栅极提供基准电压。 我仍然遵循 Sunilbhai 的建议、例如并联去耦电容器、并尝试尽可能减少电源轨的任何开关操作。
- Bobby
