This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS92LV16:DS92LV16:要求来自"随机数据"以实现锁定

Guru**** 2782445 points

Other Parts Discussed in Thread: DS92LV16

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1588623/ds92lv16-ds92lv16-requirements-from-random-data-to-achieve-lock

部件号: DS92LV16

您好、

我们有一个系统、我们通过每块板上的 DS92LV16 在两块板之间进行双向通信。 由于各种系统相关的原因、我们试图以“锁定随机数据“特性为基础、而不是“使用 SYNC 引脚手动启动同步模式“特性。 但是、在其中一个方向上、我们所做的工作不起作用(不同步,LOCK 引脚保持高电平)。 我认为、我们从设计指南(有点模糊)中对 RMT 问题的推断是不正确的、因此我们需要准确了解“随机数据“中的确切要求、才能实现锁定。 我们(可能是错误的)认为、只要只有一个地方流 始终具有上升沿(即下一帧的停止位到起始位)、并且所有其他位置只有“有时“具有上升沿、我们是可以的。 显然、情况并非如此。  

在我们的设置中、一个方向上的大多数位要么是 CLK/2、要么是其反向、在相邻引脚上的这两个位之间交替。 也就是说、在一个帧上、我们传输了 101010…… 在下一个帧上、它是 010101... -这意味着每个位的边界是一个上升的边沿只有 50%的时间(它是一个下降边沿在另一个 50%)。 我们认为这符合(未记录的)锁定算法、但它不符合。 因此 — 我们需要知道避免 RMT 和实现锁定的实际要求是什么、而不是“随机“。 是否需要出现上升边的 33%或更少? 25%? 另一个号码? 它是否与存在转换的帧的连续程度有关? 它是否关心重复的下降沿、而不仅仅是上升沿? 简而言之,你能给出一个精确的规则吗?

谢谢!

伙计。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Guy、

    我们正在研究这一点,并将尝试在明天的 EOD 为您提供一个更坚实的回应。 很抱歉等待。

    谢谢、

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的更新、期待您的回复。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Guy、

    我仍然在寻找我们是否有一个明确的答案,但就像你指出的,这是不是很好的记录.

    只是为了在我这边确认,基本上,一个帧从 0 开始和交替,然后下一个帧从 1 开始,然后交替。 这可能会导致它在每个其他周期之间出现 RMT。 我对此的理解是否正确?

    是否有办法编辑正在发送的数据以测试是否停止每隔一个周期发送相同的模式、从而看看这样是否会提高性能?

    谢谢、

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我确认这是我所说的、是的。 我为简化而忽略了一些细节、但它们似乎并不重要、因为即使我将真实情况还原为我所描述的那样、它仍然不同步。 为完整起见、这里给出了准确的说明:d0 和 d1 与其余部分不同:它们与 CLK/2 一起传输缓慢变化的数据线(kHz 级)的异或运算。 这意味着、当我在数据线中放 0 时、得到 CLK/2、而当我放 1 时、得到相反的信号。 其余 D2..D15 始终为 CLK/2 或其反向、没有异或或数据或实数数据。 偶数输入为 CLK/2、奇数输入为倒数。 底线:每个位从一个帧翻转到下一个帧。

    当我使用示波器时、每个位边界(D0 到 D1、D1 到 D2 等)都是 A 在最多 50%的时间进入上升沿 。 看一下您在设计指南中引用的 RMT 示例、这个“坏“示例有一个位边界、这里有一个上升沿  100%的时间 、以及由成帧位形成的所需边沿。

    该电路完全基于硬件(采用胶合逻辑的分立式元件)、无需固件或 FPGA、因此测试不同的模式非常复杂。 每次尝试均延迟 1 个月或更长时间。 这就是在尝试其他用途的另一个 PCB 版本之前我在这里问的原因。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Guy、

    我仍然无法找到有关此特定值的任何信息、遗憾的是、我不认为这是我们以前为此器件量化的值。

    我将在内部询问 我们的团队、了解我们是否有能力确定这一价值。

    谢谢、

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我想、参与创建此 IC 内部实现的同步算法的任何人 — 或者,假设该算法已在内部记录,任何读取此算法文档的人-都可以推断出数据的实际限制条件、以实现可靠锁定。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Guy、

    不幸的是、我们无法确定  导致 RMT 检测的发生率的确切值。 该器件在~24 年前发布、负责该器件的设计人员最初都离开了 TI、我们还无法调查该器件的设计文件、因此我们的团队可能无法确定 RMT 的确切速率。 很抱歉。

    谢谢、

    Ryan